《高等學校應用型特色規劃教材：數字電子技術基礎》共分8章，包括數制與編碼、邏輯代數基礎、邏輯門電路、組合邏輯電路、時序邏輯電路、脈沖信號的產生與變換、模數與數模轉換器和大規模集成電路介紹。
《高等學校應用型特色規劃教材：數字電子技術基礎》內容深入淺出，重點突出，在重點敘述組合邏輯電路和時序邏輯電路的同時，運用大量實例使讀者能夠掌握這兩種數字邏輯電路的分析和設計。另外，本書對分立元件邏輯門電路作了較詳細的分析，以便讀者能將簡單、廉價的邏輯門電路應用于實際的電子工程中。
《高等學校應用型特色規劃教材：數字電子技術基礎》可作為高等學校電氣信息類、通信類、計算機類和機電類等專業的“數字電子技術基礎”課程的教材，也可以作為電子、機電和計算機工程師的參考用書。
◎《高等學校應用型特色規劃教材：數字電子技術基礎》以組合邏輯與時序邏輯的分析和設計為經，以數字電子技術的基本內容為緯，對數字電子技術的基礎內容進行了詳細的敘述。 ◎《高等學校應用型特色規劃教材：數字電子技術基礎》對分立元件邏輯門電路進行了較詳細的分析，以便讀者能將簡單、廉價的邏輯門電路應用于實際的電子工程中。
現代社會信息的存儲、處理和傳輸越來越趨于數字化，隨著微電子技術的發展，將會有更多的數字電子產品問世以適應社會發展需求。數字電子技術的發展使得工業自動化、農業自動化、辦公自動化和通信網絡化成為現實。本書以組合邏輯和時序邏輯的分析和設計為經，以數字電子技術的基本內容為緯，對數字電子技術的基礎內容進行了詳細的敘述。
全書共分8章，包括數制與編碼、邏輯代數基礎、邏輯門電路、組合邏輯電路、時序邏輯電路、脈沖信號的產生與變換、模數與數模轉換器和大規模集成電路介紹，各章主要內容如下。
第1章主要介紹進位計數制的基本概念，以及各種數制之間的轉換和編碼方式。
第2章介紹邏輯代數及基本邏輯運算、邏輯代數的基本公式和定理、邏輯函數的定義、邏輯函數的各種表示方法，以及邏輯函數的化簡。
第3章主要介紹分立元件邏輯門電路，TTL和CMOS集成邏輯門電路的結構、工作原理和特性，以及邏輯門電路使用中的幾個問題。
第4章主要介紹組合邏輯電路的特點、小規模集成電路(SSI)的分析和設計方法、常用中規模集成電路(MSI)的工作原理分析和應用，以及組合邏輯電路的競爭與冒險現象。
第5章主要介紹鎖存器和觸發器、典型時序邏輯電路、時序邏輯電路的分析與設計，以及時序邏輯電路中的競爭與冒險現象。
第6章主要介紹集成施密特觸發器的工作原理、回差特性及其應用，單穩態觸發器和多諧振蕩器的工作原理以及主要波形參數的估算，555集成定時器的工作原理以及用555定時器構成各種脈沖電路的工作原理。
第7章介紹模數和數模轉換器。其中主要包括權電阻和權電流網絡DAC的工作原理及特點，倒T型電阻網絡DAC的電路結構、工作原理及特點，采樣、量化和編碼的概念，并聯比較型ADC的電路結構、工作原理及特點，逐次逼近型ADC和雙積分型ADC的電路結構、工作原理及特點，以及DAC和ADC主要技術參數的意義。
第8章主要介紹大規模集成電路的現狀和發展方向以及存儲器。
本書中的部分內容是編者多年來在教學和科研中對數字電子技術研究的結晶，在具體編寫上本書具體特色如下。
本書針對時序邏輯電路的分析和設計，在總結已有分析和設計方法的基礎上，提出并以實例形式敘述了新的分析和設計方法。
本書針對組合邏輯電路中的碼制轉換器設計，對高速運算電路的設計和研制提出了新的設計思路。
競爭與冒險是數字電子技術中的關鍵問題，本書對組合邏輯電路和時序邏輯電路中的競爭與冒險分別敘述，尤其是對時序邏輯電路中的競爭與冒險進行了詳細分析，對研究數字電子技術中的競爭與冒險這一課題具有一定的參考價值。
在重點敘述組合邏輯電路和時序邏輯電路的同時，本書運用了大量的實例使讀者能夠掌握這兩種數字邏輯電路的分析和設計。
本書對分立元件邏輯門電路作了較詳細的分析，以便讀者能將簡單、廉價的邏輯門電路應用于實際的電子工程中。
本書可作為高等學校電氣信息類、通信類、計算機類和機電類等專業的“數字電子技術基礎”課程的教材，也可以作為電子、機電和計算機工程師的參考用書。
全書由鄔書躍教授主編并審定，黃科、康欽清、董莉和侯玉寶四位老師參與了本書的編寫。
本書獲“湖南涉外經濟學院出版基金”資助。
由于編者水平有限，書中難免有些錯誤和不足之處，懇請讀者批評指正。
編 者
第1章 數制與編碼
1.1 數制
11.1 概述
1.1.2 常見數制
1.1.3 數制轉換
1.2 編碼
1.2.1 二－十進制編碼（BCD碼）
1.2.2 可靠性編碼
本章小結
習題
第2章 邏輯代數基礎
2.1 邏輯代數的基礎知識
2.1.1 基本邏輯運算
2.1.2 邏輯代數的基本公式、定律和常用法則
2.2 邏輯函數的化簡
2.2.1 邏輯函數的描述
2.2.2 邏輯函數化簡的原則
2.2.3 邏輯函數的公式化簡法
2.2.4 邏輯函數的卡諾圖化簡法
2.2.5 邏輯電路完備集的概念
本章小結
習題
第3章 邏輯門電路
3.1 分立元件邏輯門電路
3.1.1 晶體管的開關特性
3.1.2 分立元件基本邏輯門電路
3.1.3 分立元件復合邏輯門電路
3.2 集成邏輯門電路
3.2.1 數字集成電路概述
3.2.2 三極管-三極管邏輯門電路（TTL）
3.2.3 互補對稱金屬-氧化物-半導體邏輯門電路（CMoS）
3.3 正負邏輯
3.3.1 正邏輯和負邏輯的規定
3.3.2 負邏輯符號表示法
3.4 邏輯門電路使用中的幾個問題
3.4.1 TTL與CMOS邏輯門電路之間的接口技術
3.4.2 門電路外接負載問題
3.4.3 多余輸入端的處理措施
本章小結
習題
第4章 組合邏輯電路
4.1 組合邏輯電路的特點與分析
4.1.1 組合邏輯電路的特點
4.1.2 組合邏輯電路的分析
4.2 典型組合邏輯電路
4.2.1 編碼器
4.2.2 譯碼器
4.2.3 運算器
4.2.4 數據選擇器與數據分配器
4.2.5 數值比較器
4.3 組合邏輯電路的綜合設計
4.3.1 組合邏輯電路的設計步驟
4.3.2 組合邏輯電路的設計舉例
4.4 組合邏輯電路中的競爭與冒險現象
4.4.1 競爭現象
4.4.2 冒險現象
4.4.3 競爭冒險的識別與消除
方法
本章小結
習題
第5章 時序邏輯電路
5.1 鎖存器和觸發器
5.1.1 鎖存器
5.1.2 觸發器
5.2 典型的時序邏輯電路
5.2.1 寄存器和移位寄存器
5.2.2 計數器
5.3 同步時序邏輯電路的分析與設計
5.3.1 同步時序邏輯電路的分析
5.3.2 同步時序邏輯電路的設計
5.4 異步時序邏輯電路的分析與設計
5.4.1 異步時序邏輯電路的分析
5.4.2 異步時序邏輯電路的設計
5.5 時序邏輯電路中的競爭與冒險現象
本章小結
習題
第6章 脈沖信號的產生與變換l
6.1 單穩態觸發器
6.1.1 微分型單穩態觸發器
6.1.2 集成單穩態觸發器
6.1.3 單穩態觸發器的應用
6.2 多諧振蕩器
6.2.1 由555定時囂構成的多諧振蕩器
6.2.2 由兩個集成單穩態觸發器構成的多諧振蕩器
6.2.3 石英晶體多諧振蕩器
6.3 施密特觸發器
6.3.1 用555定時器構成的施密特觸發器
6.3.2 集成施密特觸發器
6.3.3 施密特觸發器的應用
本章小結
習題
第7章 模數與數模轉換器
7.1 數／模轉換器（DAC）
7.1.1 DAC的原理
7.1.2 DAC的主要技術指標
7.1.3 權電阻網絡DAC
7.1.4 T型解碼網絡DAC
7.1.5 權電流型DAC
7.1.6 典型DAC介紹
7.2 模／數轉換器（ADC）
7.2.1 并聯比較型ADC
7.2.2 計數型ADC
7.2.3 逐次逼近型ADC
7.2.4 雙積分型ADC
7.2.5 ADC的主要指標
7.2.6 集成ADC屯路介紹
本章小結
習題
第8章 大規模集成電路介紹
8.1 概述
8.1.1 集成電路的發展歷史
8.1.2 集成電路的分類
8.2 只讀存儲器（ROM）及其應用
8.2.1 固定只讀存儲器
8.2.2 可編程只讀存儲器
8.2.3 可改寫只讀存儲器
8.2.4 只讀存儲器應用舉例
8.3 隨機存取存儲器（RAM）
8.3.1 RAM的結構
8.3.2 存儲單元
本章小結
參考文獻
新書資訊