本書是重慶大學國家電工電子基礎課程教學基地建設的成果之一，具有課程體系科學、教學內容先進和教學適應性強的特點。本書系統地介紹了數字電路的基本理論、設計方法和典型應用。全書內容包括：數字電路基礎，邏輯門電路，邏輯代數，組合邏輯電路的分析方法和設計方法，典型組合邏輯電路，觸發器和定時器，時序邏輯電路的分析方法和設計方法，典型時序邏輯電路，半導體存儲器，可編邏輯器件和硬件描述語言，數模與模數轉換。
前言
第1章 數字電路基礎
1.1 數字電路的特點
1.1.1 模擬信號和數字信號
1.1.2 數字電路的特點
1.2 數制及其相互轉換
1.2.1 數制
1.2.2 數制間的轉換
1.3 二進制算術運算
1.4 碼制
1.5 二值邏輯運算
1.5.1 三種基本邏輯運算
1.5.2 復合邏輯運算
1.5.3 邏輯函數
習題
第2章 邏輯門電路
2.1 二極管和晶體管的開關特性
2.1.1 二極管的開關特性
2.1.2 晶體管的開關作用特性
2.2 TTL門電路
2.2.1 TTL非門的工作原理
2.2.2 TTL非門的特性
2.2.3 TTL與非門／或非門／與或非門
2.2.4 TTL集電極開路門和三態門
2.2.5 TTL門電路的產品系列
2.3 CMOS門電路
2.3.1 MOS管的開關特性
2.3.2 CMOS反相器的工作原理
2.3.3 CMOS反相器的特性
2.3.4 CMOS與非門／或非門
2.3.5 CMOS傳輸門／三態門／異或門
2.3.6 BiCMOS門電路
習題
第3章 邏輯代數
3.1 邏輯代數的基本定律
3.1.1 邏輯代數定理
3.1.2 常用恒等式
3.2 邏輯運算的基本規則
3.2.1 代入規則
3.2.2 反演規則
3.2.3 對偶規則
3.3 邏輯函數的代數法化簡
3.3.1 最簡的標準
3.3.2 代數法化簡
3.4 邏輯函數的卡諾圖化簡
3.4.1 邏輯函數標準表達式
3.4.2 邏輯函數的卡諾圖
3.4.3 邏輯函數的卡諾圖化簡
3.5 具有無關項的邏輯函數化簡
3.5.1 無關項概念
3.5.2 應用無關項化簡函數
習題
第4章 組合邏輯電路的分析方法和設計方法
4.1 組合邏輯電路的結構和特點
4.2 組合邏輯電路的分析方法
4.3 組合邏輯電路的穩態波形圖
4.4 組合邏輯電路的設計方法
4.5 組合邏輯電路的競爭冒險
4.5.1 競爭冒險
4.5.2 競爭冒險的判斷
4.5.3 競爭冒險的消除
習題
第5章 組合邏輯電路應用
5.1 編碼器
5.1.1 普通編碼器
5.1.2 優先編碼器
5.2 譯碼器
5.2.1 二進制譯碼器
5.2.2 二一十進制譯碼器
5.2.3 顯示譯碼器
5.3 數據分配器與數據選擇器
5.3.1 數據分配器
5.3.2 數據選擇器
5.4 數值比較器
5.4.1 1位數值比較器
5.4.2 4位數值比較器
5.4.3 比較器的位數擴展
5.5 加法器
5.5.1 1位全加器
5.5.2 多位加法器
5.5.3 加法器的應用
習題
第6章 觸發器和定時器
6.1 基本RS觸發器
6.1.1 與非門基本RS觸發器
6.1.2 或非門基本RS觸發器
6.2 同步RS觸發器
6.3 邊沿觸發器
6.3.1 主從型RS觸發器
6.3.2 傳輸延時型JK觸發器
6.3.3 維持阻塞型D觸發器
6.4 觸發器邏輯功能的轉換
6.4.1 維持阻塞型D觸發器轉換為T和T’觸發器
6.4.2 觸發器的邏輯功能轉換方法
6.5 觸發器的動態特性
6.6 555定時器
6.6.1 555定時器的功能
6.6.2 555定時器組成施密特觸發器
6.6.3 555定時器組成單穩態觸發器
6.6.4 555定時器組成多諧振蕩器
習題
第7章 時序邏輯電路的分析方法和設計方法
7.1 時序邏輯電路的特點和分類
7.1.1 時序邏輯電路的結構和特點
7.1.2 時序邏輯電路的分類
7.2 時序電路的分析方法
7.3 時序電路的設計方法
習題
第8章 典型時序邏輯電路
8.1 計數器
8.1.1 計數器的概念和分類
8.1.2 二進制計數器
8.1.3 二-十進制計數器
8.1.4 用集成計數器設計N進制計數器
8.2 順序脈沖發生器
8.3 寄存器
8.3.1 并行輸入寄存器
8.3.2 移位寄存器
習題
第9章 半導體存儲器
9.1 半導體存儲器基礎
9.1.1 半導體存儲器的結構框圖
9.1.2 半導體存儲器的分類
9.2 隨機存取存儲器（RAM）
9.2.1 靜態隨機存取存儲器（SRAM）
9.2.2 動態隨機存取存儲器（DRAM）
9.3 只讀存儲器
9.3.1 掩模只讀存儲器
9.3.2 可編程只讀存儲器
9.4 閃存
9.4.1 閃存的存儲單元
9.4.2 閃存的特點、和應用
9.5 存儲器容量的擴展
9.5.1 存儲器的位擴展
9.5.2 存儲器的字擴展
9.5.3 存儲器的字位擴展
習題
第10章 可編程邏輯器件和硬件描述語言
10.1 與或陣列型PLD
10.1.1 與或陣列型PLD的原理
10.1.2 通用陣列邏輯
10.1.3 復雜可編程邏輯器件
10.2 查找表型PLD
10.2.1 查找表型PLD的原理
10.2.2 分段互連FPGA
10.2.3 快速互連FPGA
10.3 PLD的設計流程
10.4 硬件描述語言
10.4.1 VHDL的基本結構
10.4.2 VHDL的數據對象類型及運算操作符
10.4.3 VHDL語言的功能描述方式
10.4.4 VHDL語言的主要描述語句
10.4.5 VHDL設計舉例
習題
第11章 數模與模數轉換器
11.1 數模和模數轉換的作用
11.2 數模轉換器
11.2 倒T形電阻網絡DAC
11.2.2 權電流型DAC
11.2.3 DAC的雙極性輸出
11.2.4 DAC的主要技術指標
11.3 模數轉換器
11.3.1 模數轉換基礎
11.3.2 并行比較ADC
11.3.3 逐次比較ADC
11.3.4 雙積分ADC
11.3.5 ADC的主要技術指標
習題
附錄A 美國標準信息交換碼（ASCII）
附錄B 常用邏輯符號對照表
附錄C 中國半導體集成電路型號命名法
附錄D TTL和CMOS門的主要技術參數表
參考文獻
新書資訊