傳統(tǒng)的數(shù)字電路實(shí)驗(yàn)教學(xué)通常采用以74系列芯片為載體的實(shí)驗(yàn)箱，隨著EDA技術(shù)的快速發(fā)展，這種模式已經(jīng)嚴(yán)重脫離業(yè)界實(shí)際。基于FPGA芯片，使用原理圖或VHDL/Verilog HDL實(shí)現(xiàn)數(shù)字電路的各種功能更符合新時(shí)代對(duì)人才培養(yǎng)的要求。本書選用Xilinx公司的FPGA芯片及ISE 14.7開發(fā)環(huán)境，以深圳市樂育科技有限公司出品的LY-SPTN6M型FPGA高級(jí)開發(fā)系統(tǒng)為硬件平臺(tái)。全書共安排14個(gè)實(shí)驗(yàn)，包括：集成邏輯門電路功能測(cè)試、基于原理圖/HDL的簡(jiǎn)易數(shù)字系統(tǒng)設(shè)計(jì)、編碼器設(shè)計(jì)、譯碼器設(shè)計(jì)、加法器設(shè)計(jì)、比較器設(shè)計(jì)、數(shù)據(jù)選擇器設(shè)計(jì)、觸發(fā)器設(shè)計(jì)、同步/異步時(shí)序邏輯電路分析與設(shè)計(jì)、計(jì)數(shù)器設(shè)計(jì)、移位寄存器設(shè)計(jì)、數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換。本書配有豐富的資料包，包括FPGA例程資料、硬件資料、軟件資料、PPT和視頻等。這些資料會(huì)持續(xù)更新，下載鏈接可通過微信公眾號(hào)“卓越工程師培養(yǎng)系列”獲取。本書既可以作為高等院校相關(guān)專業(yè)的入門教材，又可以作為FPGA開發(fā)及相關(guān)行業(yè)工程技術(shù)人員的入門培訓(xùn)用書。
段磊，副教授，畢業(yè)于東南大學(xué)生物醫(yī)學(xué)工程專業(yè)，2004年至南京醫(yī)科大學(xué)工作，先后擔(dān)任生物醫(yī)學(xué)工程系教學(xué)秘書、黨支部書記、學(xué)系副主任等職務(wù)，2019年至今任南京醫(yī)科大學(xué)生物醫(yī)學(xué)工程與信息學(xué)院副院長。江蘇省生物醫(yī)學(xué)工程學(xué)會(huì)教育與科普專委會(huì)副主任委員，江蘇省衛(wèi)生健康標(biāo)準(zhǔn)專業(yè)委員會(huì)委員，江蘇省高等學(xué)校醫(yī)藥教育研究會(huì)理事，生物醫(yī)學(xué)工程實(shí)踐教學(xué)聯(lián)盟理事。指導(dǎo)本科生先后獲江蘇省本科畢業(yè)設(shè)計(jì)優(yōu)秀團(tuán)隊(duì)獎(jiǎng)4次，獲江蘇省大學(xué)生創(chuàng)新訓(xùn)練計(jì)劃重點(diǎn)項(xiàng)目立項(xiàng)3項(xiàng)，獲全國大學(xué)生電子設(shè)計(jì)競(jìng)賽江蘇賽區(qū)一、二等獎(jiǎng)10余項(xiàng)；獲江蘇省教學(xué)成果二等獎(jiǎng)（2013年，排名第2），獲南京醫(yī)科大學(xué)教學(xué)突出貢獻(xiàn)獎(jiǎng)（2016年，排名第2），獲南京醫(yī)科大學(xué)青年獎(jiǎng)教金（2014）和揚(yáng)子江獎(jiǎng)教金（2017）。
第1章 數(shù)字電路的開發(fā)平臺(tái)和工具 1
1.1 FPGA基礎(chǔ)概念 1
1.1.1 什么是FPGA 1
1.1.2 FPGA與ASIC之間的關(guān)系 2
1.1.3 FPGA、CPU與DSP之間的關(guān)系 2
1.1.4 VHDL與Verilog HDL 3
1.1.5 Xilinx與Altera 4
1.2 FPGA開發(fā)流程 5
1.3 XC6SLX16芯片介紹 6
1.3.1 Spartan-6系列介紹 6
1.3.2 XC6SLX16-2CSG324C芯片介紹 6
1.3.3 FPGA速度等級(jí) 7
1.3.4 FPGA可用I/O數(shù)量 7
1.3.5 FPGA邏輯單元 7
1.3.6 Spartan-6系列FPGA配置 7
1.4 FPGA開發(fā)工具安裝和配置 8
1.4.1 ISE 8
1.4.2 安裝ISE 14.7 8
1.4.3 Synplify 12
1.4.4 安裝Synplify 13
1.4.5 安裝Xilinx USB Cable驅(qū)動(dòng)程序 15
1.5 Verilog HDL語法基礎(chǔ) 16
1.5.1 Verilog模塊 16
1.5.2 端口定義和I/O說明 17
1.5.3 參數(shù)定義 17
1.5.4 信號(hào)定義 18
1.5.5 assign語句 19
1.5.6 initial語句 19
1.5.7 always語句 19
1.5.8 if...else語句 20
1.5.9 case語句 21
1.5.10 運(yùn)算符 21
1.6 FPGA高級(jí)開發(fā)系統(tǒng)簡(jiǎn)介 24
1.6.1 撥動(dòng)開關(guān)電路 24
1.6.2 LED電路 25
1.6.3 獨(dú)立按鍵電路 26
1.6.4 七段數(shù)碼管電路 26
1.6.5 D/A轉(zhuǎn)換電路 30
1.6.6 A/D轉(zhuǎn)換電路 34
1.7 基于FPGA高級(jí)開發(fā)系統(tǒng)可開展的部分實(shí)驗(yàn) 38
1.8 本書配套的資料包 38
第2章 集成邏輯門電路功能測(cè)試 40
第3章 基于原理圖的簡(jiǎn)易數(shù)字系統(tǒng)設(shè)計(jì) 44
第4章 基于HDL的簡(jiǎn)易數(shù)字系統(tǒng)設(shè)計(jì) 77
第5章 編碼器設(shè)計(jì) 84
第6章 譯碼器設(shè)計(jì) 95
第7章 加法器設(shè)計(jì) 102
第8章 比較器設(shè)計(jì) 109
第9章 數(shù)據(jù)選擇器設(shè)計(jì) 116
第10章 觸發(fā)器設(shè)計(jì) 123
第11章 同步時(shí)序邏輯電路分析與設(shè)計(jì) 143
第12章 異步時(shí)序邏輯電路分析與設(shè)計(jì) 154
第13章 計(jì)數(shù)器設(shè)計(jì) 165
第14章 移位寄存器設(shè)計(jì) 181
第15章 數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換 189
附錄A 數(shù)字電路FPGA設(shè)計(jì)常用引腳分配 199
附錄B 《Verilog HDL程序設(shè)計(jì)規(guī)范（LY-STD010—2019）》簡(jiǎn)介 201
參考文獻(xiàn) 208
新書資訊