第1章 緒論
1.1 概述
1.1.1 數(shù)字信號(hào)和數(shù)字電路
1.1.2 數(shù)字電路的優(yōu)點(diǎn)和分類(lèi)
1.2 數(shù)制和碼制
1.2.1 數(shù)制
1.2.2 不同數(shù)制間的轉(zhuǎn)換
1.2.3 二進(jìn)制代碼
練習(xí)題
第2章 邏輯代數(shù)基礎(chǔ)
2.1 概述
2.2 邏輯代數(shù)中的常用運(yùn)算
2.2.1 基本邏輯運(yùn)算
2.2.2 復(fù)合邏輯運(yùn)算
2.3 邏輯代數(shù)中的基本定律和常用公式
2.3.1 邏輯代數(shù)中的基本定律
2.3.2 邏輯代數(shù)中的常用公式
2.3.3 邏輯代數(shù)中的三個(gè)基本規(guī)則
2.4 邏輯函數(shù)及其表示方法
2.4.1 邏輯函數(shù)的建立
2.4.2 邏輯函數(shù)的表示方法
2.4.3 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
2.5 邏輯函數(shù)的公式化簡(jiǎn)法
2.5.1 邏輯函數(shù)的最簡(jiǎn)表達(dá)式
2.5.2 邏輯函數(shù)的公式化簡(jiǎn)法
2.6 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
2.6.1 卡諾圖的構(gòu)成
2.6.2 邏輯函數(shù)的卡諾圖表示法
2.6.3 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
2.7 邏輯函數(shù)化簡(jiǎn)與變換的Multisim10仿真
2.7.1 Multisim10主要功能及特點(diǎn)
2.7.2 Multisim10安裝
2.7.3 Multisim10的基本操作
2.7.4 邏輯函數(shù)化簡(jiǎn)與變換的Multisim仿真
練習(xí)題
第3章 集成邏輯門(mén)電路
3.1 概述
3.2 基本邏輯門(mén)電路
3.2.1 二極管的開(kāi)關(guān)特性
3.2.2 三極管的開(kāi)關(guān)特性
3.2.3 MOS管的開(kāi)關(guān)特性
3.2.4 分立元件門(mén)電路
3.2.5 組合邏輯門(mén)電路
3.3 TTL集成邏輯門(mén)電路
3.3.1 TTL與非門(mén)
3.3.2 其他功能的TTL門(mén)電路
3.3.3 其他系列的TTL門(mén)電路
3.3.4 TTL數(shù)字集成電路的系列
3.3.5 其他雙極型集成邏輯門(mén)電路的特點(diǎn)
3.3.6 TTL集成邏輯門(mén)電路的使用注意事項(xiàng)
3.4 CMOS集成邏輯門(mén)電路
3.4.1 CMOS反相器
3.4.2 其他功能的CMOS門(mén)電路
3.4.3 高速CMOS門(mén)電路
3.4.4 CMOS數(shù)字集成電路的系列
3.4.5 CMOS數(shù)字集成電路使用注意事項(xiàng)
3.5 TTL電路與CMOS電路的接口
3.5.1 TTL電路驅(qū)動(dòng)CMOS電路
3.5.2 CMOS門(mén)驅(qū)動(dòng)TTL門(mén)
3.5.3 TTL和CMOS門(mén)電路帶負(fù)載時(shí)的接口電路
3.6 門(mén)電路邏輯功能測(cè)試及Multisim10仿真
3.6.1 與非門(mén)邏輯功能測(cè)試與仿真
3.6.2 用與非門(mén)組成其他功能門(mén)電路
3.6.3 CMOS反相器功能仿真
練習(xí)題
第4章 組合邏輯電路
4.1 概述
4.1.1 組合邏輯電路的特點(diǎn)
4.1.2 組合邏輯電路的邏輯功能描述
4.2 組合邏輯電路的分析和設(shè)計(jì)
4.2.1 組合邏輯電路的分析
4.2.2 組合邏輯電路的設(shè)計(jì)
4.3 加法器
4.3.1 半加器和全加器
4.3.2 多位加法器
4.4 編碼器
4.4.1 二進(jìn)制編碼器
4.4.2 二一十進(jìn)制編碼器
4.4.3 優(yōu)先編碼器
4.5 譯碼器和數(shù)據(jù)分配器
4.5.1 二進(jìn)制譯碼器
4.5.2 二一十進(jìn)制譯碼器
4.5.3 顯示譯碼器
4.5.4 譯碼器的應(yīng)用
4.5.5 數(shù)據(jù)分配器
4.6 數(shù)據(jù)選擇器
4.6.1 4選1數(shù)據(jù)選擇器
4.6.2 8選1數(shù)據(jù)選擇器
4.6.3 數(shù)據(jù)選擇器的應(yīng)用
4.7 數(shù)值比較器
4.7.1 1位數(shù)值比較器
4.7.2 多位數(shù)值比較器
4.8 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)
4.8.1 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因
4.8.2 冒險(xiǎn)的分類(lèi)
4.8.3 冒險(xiǎn)現(xiàn)象的判別
4.8.4 消險(xiǎn)冒險(xiǎn)現(xiàn)象的方法
4.9 Multisim10在組合邏輯電路中的應(yīng)用
4.9.1 加法器仿真分析
4.9.2 四人表決電路設(shè)計(jì)與分析
4.9.3 編碼器及譯碼器仿真分析
4.9.4 競(jìng)爭(zhēng)冒險(xiǎn)電路仿真與分析
練習(xí)題
第5章 集成觸發(fā)器
5.1 概述
5.2 基本RS觸發(fā)器
5.2.1 由與非門(mén)組成的基本RS觸發(fā)器
5.2.2 由或非門(mén)組成的基本RS觸發(fā)器
5.3 同步觸發(fā)器
5.3.1 同步RS觸發(fā)器
5.3.2 同步D觸發(fā)器
5.3.3 同步JK觸發(fā)器
5.3.4 同步觸發(fā)器的空翻
5.4 邊沿觸發(fā)器
5.4.1 TTL邊沿JK觸發(fā)器
5.4.2 維持阻塞D觸發(fā)器
5.4.3 T觸發(fā)器和T'觸發(fā)器
5.4.4 CMOS邊沿觸發(fā)器
5.5 主從觸發(fā)器
5.5.1 主從RS觸發(fā)器
5.5.2 主從JK觸發(fā)器
5.5.3 主從JK觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象
5.6 觸發(fā)器的Multisim10仿真
5.6.1 JK觸發(fā)器仿真
5.6.2 D觸發(fā)器仿真
5.6.3 用JK觸發(fā)器設(shè)計(jì)彩燈控制器
5.6.4 觸發(fā)器之間的相互轉(zhuǎn)換
練習(xí)題
第6章 時(shí)序邏輯電路
6.1 概述
6.1.1 時(shí)序邏輯電路的特點(diǎn)與結(jié)構(gòu)
6.1.2 時(shí)序邏輯電路的分類(lèi)
6.1.3 時(shí)序邏輯電路功能的描述方法
6.2 時(shí)序邏輯電路的分析
6.2.1 同步時(shí)序邏輯電路的分析方法
6.2.2 異步時(shí)序邏輯電路的分析方法
……
第7章脈沖產(chǎn)生與整形
第8章數(shù)模和模數(shù)轉(zhuǎn)換器
第9章半導(dǎo)體存儲(chǔ)器
第10章可編程邏輯器件
參考文獻(xiàn)