日韩小视频在线播放,www.caobibi,v片免费在线观看

DSP嵌入式實(shí)時(shí)系統(tǒng)權(quán)威指南

定價(jià)：¥129

中教價(jià)：¥96.75 (7.50折）

庫存數(shù)： 0

叢書名：電子與嵌入式系統(tǒng)設(shè)計(jì)譯叢

購買數(shù)量：

    這是一本針對數(shù)字信號處理的專業(yè)指導(dǎo)書籍。本書由該領(lǐng)域的多位專家學(xué)者撰寫，涵蓋了當(dāng)今嵌入式實(shí)時(shí)系統(tǒng)的大部分DSP優(yōu)化，以全方位視角解析相關(guān)技術(shù)。在進(jìn)行理論講解之后，還有精選案例分析，幫助讀者形象地理解相關(guān)知識(shí)。從常見技術(shù)到前沿科技，從理論深度的探討到實(shí)踐經(jīng)驗(yàn)的傳播，本書意在呈現(xiàn)一本豐富而實(shí)用的DSP專業(yè)參考書籍。

　　前言DSP嵌入式系統(tǒng)軟件開發(fā)遵循標(biāo)準(zhǔn)的嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計(jì)模型，如圖1所示。

　　圖1 DSP軟件開發(fā)遵循嵌入式軟硬件協(xié)同設(shè)計(jì)模型這個(gè)開發(fā)過程可分為6個(gè)階段；第1階段：產(chǎn)品規(guī)格定義第2階段：算法建模第3階段：軟硬件劃分第4階段：迭代與選擇第5階段：實(shí)時(shí)軟件設(shè)計(jì)第6階段：軟硬件集成本書將涵蓋以上每個(gè)DSP軟件開發(fā)的重要階段。

　　第1階段：產(chǎn)品規(guī)格定義第1階段是嵌入式和實(shí)時(shí)系統(tǒng)的概述，向讀者介紹這一類型軟件開發(fā)的獨(dú)特方面。

　　我們需要先理解幾個(gè)關(guān)于嵌入式系統(tǒng)的挑戰(zhàn)，才可以基于數(shù)字信號處理展開討論。這些挑戰(zhàn)涉及非常復(fù)雜的環(huán)境，以及系統(tǒng)之間的交互，嵌入式組件內(nèi)比重漸增加的軟件，軟件代碼復(fù)用及快速再造工程的需求，快速創(chuàng)新和不斷變化的市場需求推動(dòng)下的產(chǎn)品發(fā)布周期，眾多實(shí)時(shí)的要求和需求管理的需要，及對于質(zhì)量和過程成熟度日益的關(guān)注。

　　第1章和第2章會(huì)提供DSP以及嵌入式系統(tǒng)的概述，簡要說明一般嵌入式系統(tǒng)和DSP的主要區(qū)別。

　　第2階段：算法建模第2階段的重點(diǎn)在于對信號處理基本算法本質(zhì)的理解。數(shù)字信號處理是使用數(shù)字或符號組成的序列來代表離散時(shí)間信號，并處理這些信號。DSP涉及音頻和語音信號處理、聲吶和雷達(dá)信號處理、統(tǒng)計(jì)信號處理、數(shù)字圖像處理、通信、系統(tǒng)控制、生物醫(yī)學(xué)信號處理等諸多領(lǐng)域。DSP算法用于處理這些數(shù)字信號。在信號處理中有一組基本算法，例如傅里葉變換、數(shù)字濾波器、卷積和相關(guān)性。第7章將會(huì)介紹和解釋一些最重要和最基本的DSP算法，作為本書后面許多主題的基礎(chǔ)。

　　第3階段：軟硬件劃分系統(tǒng)的硬件和軟件組件劃分在任何嵌入式開發(fā)項(xiàng)目中都是重要的一步。

　　大部分DSP是可編程的。數(shù)字信號處理的可編程架構(gòu)有多種形式，每個(gè)都對成本、功耗、性能和靈活性有所權(quán)衡。在譜系的一端，數(shù)字信號處理系統(tǒng)設(shè)計(jì)人員通過使用專有的匯編語言可以實(shí)現(xiàn)應(yīng)用的高效率和高性能。在譜系的另一端，系統(tǒng)開發(fā)人員可以使用普遍的ANSI C或C++或其他領(lǐng)域特定的語言，并在商用臺(tái)式電腦上執(zhí)行所實(shí)現(xiàn)的算法，實(shí)現(xiàn)數(shù)字信號處理軟件棧。第4章詳述在一連續(xù)體不同的點(diǎn)上實(shí)現(xiàn)的權(quán)衡：一端的最大數(shù)字信號處理性能以及另一端由軟件實(shí)現(xiàn)的靈活性和便攜性。每個(gè)解決方案的權(quán)衡都一步步詳細(xì)描述，以帶領(lǐng)數(shù)字信號處理系統(tǒng)開發(fā)者找到滿足他們特定用例需求的解決方案為目標(biāo)。

　　DSP可采用現(xiàn)場可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）實(shí)現(xiàn)。作為一個(gè)例子，第5章討論關(guān)于空間復(fù)用和不同增益架構(gòu)上的挑戰(zhàn)，并介紹FPGA的一些架構(gòu)，報(bào)告使用FPGA實(shí)現(xiàn)這些系統(tǒng)的實(shí)驗(yàn)結(jié)果。第5章將介紹一個(gè)靈活的架構(gòu)和空間復(fù)用MIMO檢測器的實(shí)現(xiàn)、Flex-sphere及其FPGA實(shí)現(xiàn)。我們還介紹WiMAX系統(tǒng)中的波束形成硬件架構(gòu)，作為給下一代無線系統(tǒng)增加多樣性和提高性能的方法。

　　用于數(shù)字信號處理系統(tǒng)的硬件平臺(tái)有很多種不同的設(shè)計(jì)，每個(gè)都有其固有可編程性、功耗和性能的權(quán)衡。適合一個(gè)系統(tǒng)設(shè)計(jì)師的可能不適合另一個(gè)。第6章詳細(xì)描述多種數(shù)字信號處理平臺(tái)以及相關(guān)系統(tǒng)的可配置性和可編程性設(shè)計(jì)。在譜系的一端，詳細(xì)了解特定應(yīng)用集成電路（Application Specific Integrated Circuit，ASIC）這種高性能、低可配置的解決方案。在譜系的另一端，作為高度可配置的解決方案介紹具有SIMD擴(kuò)展的通用型嵌入式微處理器，這種解決方案支持強(qiáng)大的軟件可編程性。不同的設(shè)計(jì)重點(diǎn)逐個(gè)介紹，如基于可重新配置的現(xiàn)場可編程門陣列解決方案，以及有不同程度軟件可編程性的高性能特定應(yīng)用集成處理器（Application Specific Integrated Processor，ASIP）。第6章將介紹每個(gè)系統(tǒng)的設(shè)計(jì)權(quán)衡，作為一種指導(dǎo)系統(tǒng)開發(fā)人員的方法，幫助他們選擇適合當(dāng)前和未來系統(tǒng)部署的數(shù)字信號處理硬件平臺(tái)和組件。

　　第4階段：迭代與選擇DSP開發(fā)的另一個(gè)關(guān)鍵問題是嵌入式生命周期管理。這個(gè)周期始于DSP解決方案的選擇，要制定一個(gè)嵌入式系統(tǒng)以滿足性能以及成本、上市時(shí)間及其他重要的系統(tǒng)約束。正如前面提到的，嵌入式系統(tǒng)是一個(gè)整合在大系統(tǒng)中的專門計(jì)算機(jī)系統(tǒng)。許多嵌入式系統(tǒng)使用數(shù)字信號處理器來實(shí)現(xiàn)。DSP將與其他嵌入式元件連接，以執(zhí)行特定的功能。具體的嵌入式應(yīng)用將決定其需使用的DSP。例如，如果嵌入的應(yīng)用程序執(zhí)行視頻處理，系統(tǒng)設(shè)計(jì)人員可以選擇定制的DSP來執(zhí)行媒體處理，包括視頻和音頻處理。第3章將討論嵌入式生命周期和DSP的各種選項(xiàng)，以及如何來確定整個(gè)系統(tǒng)的性能和能力。

　　第5階段：實(shí)時(shí)軟件設(shè)計(jì)實(shí)時(shí)軟件設(shè)計(jì)遵循的五個(gè)步驟如圖1所示。

　　1.識(shí)別要進(jìn)行處理的激勵(lì)和激勵(lì)所需的響應(yīng)。

　　2.確定每個(gè)激勵(lì)和響應(yīng)的時(shí)序約束。

　　3.在并發(fā)進(jìn)程中集中處理激勵(lì)和響應(yīng)。

　　4.設(shè)計(jì)算法來處理激勵(lì)和響應(yīng)，滿足給定的時(shí)間要求。

　　5.設(shè)計(jì)一個(gè)調(diào)度方案，確保進(jìn)程的及時(shí)調(diào)度，以滿足時(shí)間期限。

　　我們將詳細(xì)討論這一階段的每個(gè)過程。

　　1.識(shí)別要進(jìn)行處理的激勵(lì)和激勵(lì)所需的響應(yīng)首先，我們需要識(shí)別信號處理的系統(tǒng)激勵(lì)以及它們的響應(yīng)。不管使用硬件還是軟件，這都是必須做的。

　　在案例分析2中，我們介紹一個(gè)簡單實(shí)用但非常強(qiáng)大的規(guī)格說明技術(shù)，為開發(fā)者在這個(gè)規(guī)格層次提供一些指引。重

目　　錄
譯者序
前言
作者簡介
第1章　數(shù)字信號處理簡介  1
1.1　何謂數(shù)字信號處理  1
1.2?DSP的優(yōu)勢  2
1.3　DSP系統(tǒng)  2
1.3.1　模數(shù)轉(zhuǎn)換  3
1.3.2?奈奎斯特準(zhǔn)則  4
1.3.3　數(shù)模轉(zhuǎn)換  6
1.4　DSP的應(yīng)用  6
1.5　低功耗DSP應(yīng)用  8
1.6　總結(jié)  9
第2章　實(shí)時(shí)系統(tǒng)與嵌入式系統(tǒng)概述  11
2.1　實(shí)時(shí)系統(tǒng)  11
2.1.1　軟實(shí)時(shí)和硬實(shí)時(shí)系統(tǒng)  11
2.1.2　實(shí)時(shí)系統(tǒng)和分時(shí)系統(tǒng)的區(qū)別  11
2.1.3　DSP系統(tǒng)是硬實(shí)時(shí)系統(tǒng)  12
2.1.4　實(shí)時(shí)事件特征  13
2.2　高效運(yùn)行和運(yùn)行環(huán)境  14
2.3　實(shí)時(shí)系統(tǒng)設(shè)計(jì)的挑戰(zhàn)  14
2.3.1　響應(yīng)時(shí)間  15
2.3.2　從故障中恢復(fù)  15
2.4　分布式和多處理器構(gòu)架  16
2.4.1　系統(tǒng)初始化  16
2.4.2　處理器接口  16
2.4.3　負(fù)載分配  16
2.4.4　集中的資源分配和管理  16
2.5　嵌入式系統(tǒng)  17
2.6　總結(jié)  18
第3章　嵌入式DSP系統(tǒng)開發(fā)生命周期概述  20
3.1　嵌入式系統(tǒng)  20
3.2　嵌入式DSP系統(tǒng)的生命周期  20
3.2.1　步驟1：研究系統(tǒng)的整體需求  20
3.2.2　步驟2：選擇系統(tǒng)所需的硬件組件  21
3.2.3　硬件門電路  22
3.2.4　軟件可編程  22
3.2.5　通用處理器  22
3.2.6　微控制器  23
3.3　FPGA解決方案  23
3.4　一個(gè)通用的信號處理解決方案  27
3.5　DSP加速?zèng)Q策  28
3.6　DSP處理的模型  32
3.6.1　輸入/輸出選擇  33
3.6.2　計(jì)算DSP性能  34
3.6.3　DSP軟件  36
3.7　代碼的調(diào)整和優(yōu)化  37
3.8　典型的DSP開發(fā)流程  38
3.9　總結(jié)  43
第4章　可編程DSP體系結(jié)構(gòu)  44
4.1　可編程DSP體系結(jié)構(gòu)的共性  44
4.2　內(nèi)存體系結(jié)構(gòu)  48
4.2.1　內(nèi)存訪問寬度  49
4.2.2　對齊問題  49
4.3　數(shù)據(jù)操作  49
第5章　FPGA在無線通信中的應(yīng)用  51
5.1　概述  51
5.1.1　空間復(fù)用的MIMO系統(tǒng)  52
5.1.2　Flex-Sphere 檢測器  53
5.1.3　改良實(shí)數(shù)分解排序  55
5.1.4　軟件無線電手機(jī)可配置檢測器的FPGA設(shè)計(jì)  56
5.1.5　改良實(shí)值分解  58
5.1.6　MT=3的Xilinx FPGA實(shí)現(xiàn)結(jié)果  58
5.1.7　MT=4的Xilinx FPGA實(shí)現(xiàn)結(jié)果  59
5.1.8　仿真結(jié)果  59
5.2　針對WiMAX的波束成形  61
5.2.1　在寬帶系統(tǒng)中的波束成形  61
5.2.2　波束成形系統(tǒng)的計(jì)算要求和性能  63
5.2.3　使用WARPLab的波束成形實(shí)驗(yàn)  65
5.2.4　實(shí)驗(yàn)設(shè)置及結(jié)果  67
5.3　總結(jié)  69
參考文獻(xiàn)  69
第6章　DSP軟硬件協(xié)同  72
6.1　概述  72
6.2　嵌入式設(shè)計(jì)中的FPGA  72
6.3　ASIC與FPGA  74
6.4　軟件可編程數(shù)字信號處理  75
6.5　通用型嵌入式內(nèi)核  76
6.6　總結(jié)  76
6.6.1　架構(gòu)  76
6.6.2　以應(yīng)用為導(dǎo)向的設(shè)計(jì)  77
參考文獻(xiàn)  77
第7章　DSP算法概述  78
7.1　DSP應(yīng)用  78
7.2　信號與系統(tǒng)  78
7.2.1　DSP系統(tǒng)  79
7.2.2　混疊  79
7.3　基本的DSP系統(tǒng)  80
7.4　頻率分析  81
7.4.1　卷積  81
7.4.2　相關(guān)性  82
7.4.3　FIR濾波器設(shè)計(jì)  82
7.4.4　加窗  83
7.5　算法實(shí)現(xiàn)：DSP架構(gòu)  85
7.5.1　數(shù)字格式  86
7.5.2　溢出和飽和  86
7.6　FIR濾波器的實(shí)現(xiàn)  86
7.6.1　利用片上RAM  88
7.6.2　特別的乘積累加指令  88
7.6.3　塊濾波  88
7.6.4　分離的程序和數(shù)據(jù)總線  88
7.6.5　零開銷循環(huán)  89
7.6.6　循環(huán)緩沖器  89
7.7　系統(tǒng)問題  90
7.8　總結(jié)  90
第8章　復(fù)雜DSP應(yīng)用的高層次設(shè)計(jì)工具  91
8.1　高層次綜合設(shè)計(jì)方法  91
8.2　高層次設(shè)計(jì)工具  92
8.3　Catapult C  92
8.3.1　PICO  94
8.3.2　System Generator  95
8.4　案例分析  96
8.5　使用PICO的LDPC譯碼器設(shè)計(jì)案例  96
8.6　使用Catapult C 的矩陣乘法器設(shè)計(jì)案例  99
8.7　使用System Generator的QR分解設(shè)計(jì)實(shí)例  101
8.8　總結(jié)  104
參考文獻(xiàn)  104
第9章　DSP軟件優(yōu)化：DSP系統(tǒng)的基準(zhǔn)測試和性能分析  107
9.1　概述  107
9.2　編寫測試框架  107
9.3　隔離DSP內(nèi)核函數(shù)  110
9.3.1　提防激進(jìn)的編譯工具  110
9.3.2　靈活放置代碼  111
9.4　真實(shí)系統(tǒng)行為的建模  111
9.4.1　緩存帶來的影響  111
9.4.2　內(nèi)存延遲帶來的影響  112
9.5　系統(tǒng)方面的影響  112
9.6　多核/多設(shè)備環(huán)境下的執(zhí)行情況  112
9.7　分析測試方法帶來的額外開銷  113
9.7.1　排除無關(guān)事項(xiàng)  114
9.7.2　中斷  114
9.7.3　基準(zhǔn)測試中運(yùn)行的庫函數(shù)  114
9.7.4　使用仿真工具測試  114
9.7.5　基于硬件模塊的測試  115
9.7.6　性能分析結(jié)果  116
9.7.7　如何解讀獲取的測試結(jié)果  116
第10章　DSP軟件優(yōu)化：高級語言和編程模型  117
10.1　匯編語言  117
10.2　帶內(nèi)聯(lián)函數(shù)和編譯指示的C編程語言  118
10.2.1　C語言編寫的FIR濾波器  119
10.2.2　內(nèi)聯(lián)函數(shù)  119
10.2.3　編譯指令  121
10.3　嵌入式C語言  122
10.4　C++語言在嵌入式系統(tǒng)中的應(yīng)用  122
10.5　自動(dòng)矢量化編譯技術(shù)  123
10.5.1　MATLAB、Labview和類FFT-W的生成器套件  124
10.5.2　MATLAB和本地編譯的代碼  124
10.5.3　本地代碼到MATLAB和硅片上的仿真  125
第11章　優(yōu)化DSP軟件：代碼優(yōu)化  126
11.1　優(yōu)化過程  126
11.2　使用開發(fā)工具  126
11.2.1　編譯器優(yōu)化  126
11.2.2　編譯器基本配置  127
11.2.3　啟用優(yōu)化  127
11.2.4　其他的優(yōu)化配置  128
11.2.5　使用分析器  128
11.2.6　分析生成的匯編代碼  129
11.3　背景知識(shí)：理解DSP架構(gòu)  129
11.4　基本C語言優(yōu)化技巧  130
11.5　用內(nèi)聯(lián)函數(shù)發(fā)揮DSP特性  131
11.6　指針和內(nèi)存訪問  135
11.6.1　確保對齊方式  135
11.6.2　restrict和指針別名  136
11.7　循環(huán)  137
11.8　硬件循環(huán)  138
11.9　其他的提示和技巧  139
11.9.1　內(nèi)存爭用  139
11.9.2　使用未對齊訪問  139
11.9.3　訪問緩存  139
11.9.4　嵌入小函數(shù)  139
11.9.5　使用供應(yīng)商DSP庫  139
11.10　一般的循環(huán)轉(zhuǎn)換  139
11.11　循環(huán)展開  140
11.11.1　背景知識(shí)  140
11.11.2　實(shí)現(xiàn)  140
11.12　多重采樣  140
11.12.1　背景知識(shí)  140
11.12.2　實(shí)現(xiàn)過程  141
11.12.3　實(shí)現(xiàn)  141
11.13　部分求和  141
11.13.1　背景知識(shí)  141
11.13.2　實(shí)現(xiàn)過程  142
11.13.3　實(shí)現(xiàn)  142
11.14　軟件流水化  143
11.14.1　背景知識(shí)  143
11.14.2　實(shí)現(xiàn)  143
11.15　優(yōu)化技巧的應(yīng)用示例：互相關(guān)  144
11.15.1　創(chuàng)建  144
11.15.2　原始實(shí)現(xiàn)方案  144
11.15.3　步驟1：用內(nèi)聯(lián)函數(shù)執(zhí)行小數(shù)計(jì)算并指定循環(huán)計(jì)數(shù)  145
11.15.4　步驟2：指定數(shù)據(jù)對齊方式并修改成多重采樣  146
11.15.5　步驟3：匯編語言優(yōu)化  148
第12章　DSP優(yōu)化：內(nèi)存優(yōu)化  151
12.1　概述  151
12.2　代碼量優(yōu)化  151
12.2.1　編譯器標(biāo)記和標(biāo)記挖掘  151
12.2.2　針對ISA的代碼量與性能權(quán)衡  152
12.2.3　針對代碼量優(yōu)化調(diào)整ABI  153
12.2.4　告誡購買者：編譯器優(yōu)化與代碼量互不相關(guān)  160
12.3　內(nèi)存布局優(yōu)化  161
12.3.1　內(nèi)存優(yōu)化概述  161
12.3.2　集中優(yōu)化工作  162
12.3.3　向量化和動(dòng)態(tài)代碼計(jì)算比例  162
12.3.4　數(shù)據(jù)結(jié)構(gòu)、數(shù)據(jù)結(jié)構(gòu)數(shù)組及其混合  164
12.3.5　針對內(nèi)存性能的循環(huán)優(yōu)化  166
12.3.6　數(shù)據(jù)對齊方式的連鎖效應(yīng)  166
12.3.7　選擇合適的數(shù)據(jù)類型會(huì)獲得豐厚回報(bào)  166
第13章　針對功耗的軟件優(yōu)化  168
13.1　概述  168
13.2　了解功耗  168
13.3　測量功耗  171
13.3.1　使用電表測量功率  171
13.3.2　使用霍爾傳感器型IC測量功率  171
13.3.3　穩(wěn)壓器模塊電源IC  172
13.4　分析應(yīng)用程序的功耗  173
13.5　降低功耗  174
13.6　時(shí)鐘和電壓控制  177
13.7　優(yōu)化數(shù)據(jù)流  182
13.7.1　優(yōu)化內(nèi)存訪問以降低功耗  182
13.7.2　DDR概述  183
13.7.3　通過優(yōu)化DDR數(shù)據(jù)流來降低功率  185
13.8　外設(shè)/通信的使用  193
13.8.1　數(shù)據(jù)的DMA和CPU的對比  195
13.8.2　算法優(yōu)化  197
13.8.3　遞歸消除  200
13.9　總結(jié)  202
參考文獻(xiàn)  203
第14章　DSP操作系統(tǒng)  204
14.1　概述  204
14.2　DSP操作系統(tǒng)基礎(chǔ)  204
14.3　實(shí)時(shí)性  205
14.4　多核  208
14.5　內(nèi)存管理  213
14.5.1　內(nèi)存分配  213
14.5.2　虛擬內(nèi)存和內(nèi)存保護(hù)  213
14.6　網(wǎng)絡(luò)  214
14.6.1　處理器間通信  214
14.6.2　網(wǎng)絡(luò)互聯(lián)  216
14.7　調(diào)度  217
14.7.1　參考模型  217
14.7.2　搶占式調(diào)度與非搶占式調(diào)度  218
14.7.3　阻塞作業(yè)與非阻塞作業(yè)  218
14.7.4　協(xié)作式調(diào)度  218
14.7.5　調(diào)度類型  219
14.7.6　調(diào)度時(shí)的多核考慮  219
14.7.7　離線調(diào)度及其可能的實(shí)現(xiàn)  219
14.7.8　在線調(diào)度（基于優(yōu)先級的調(diào)度）  224
14.7.9　靜態(tài)優(yōu)先級調(diào)度  224
14.7.10　動(dòng)態(tài)優(yōu)先級調(diào)度  226
14.7.11　離線調(diào)度與在線調(diào)度的比較  227
14.7.12　優(yōu)先級反轉(zhuǎn)  227
14.8　DSP OS輔助工具  229
14.9　總結(jié)  231
參考文獻(xiàn)  232
第15章　DSP軟件開發(fā)管理  234
15.1　概述  234
15.2　開發(fā)DSP應(yīng)用面對的挑戰(zhàn)  234
15.3　DSP開發(fā)流程  235
15.3.1　概念和規(guī)范定義階段  235
15.3.2　DSP算法標(biāo)準(zhǔn)和指導(dǎo)原則  236
15.3.3　高級系統(tǒng)設(shè)計(jì)和工程性能  237
15.3.4　軟件開發(fā)  238
15.3.5　系統(tǒng)創(chuàng)建、集成和測試  238
15.3.6　工廠和現(xiàn)場測試  238
15.4　DSP系統(tǒng)的設(shè)計(jì)挑戰(zhàn)  238
15.5　DSP高級設(shè)計(jì)工具  239
15.6　DSP工具箱  239
15.7　DSP的主機(jī)開發(fā)工具  240
15.8　通用數(shù)據(jù)流實(shí)例  242
15.9　代碼調(diào)整及優(yōu)化  246
15.9.1　典型DSP開發(fā)流程  246
15.9.2　新手入門  248
15.10　總結(jié)  248
第16章　DSP多核軟件開發(fā)  251
16.1　概述  251
16.2　多核編程模型  252
16.2.1　多個(gè)單核系統(tǒng)  252
16.2.2　真正的多核系統(tǒng)  254
16.3　移植向?qū)? 255
16.3.1　設(shè)計(jì)上的考慮  255
16.3.2　MJPEG案例分析  256
16.3.3　實(shí)現(xiàn)細(xì)節(jié)  259
16.4　總結(jié)  262
第17章　DSP應(yīng)用程序的開發(fā)與調(diào)試  263
17.1　集成開發(fā)環(huán)境概述  263
17.2　新建項(xiàng)目  263
17.3　多核DSP環(huán)境下進(jìn)行編譯與鏈接  267
17.3.1　DSP SDOS操作系統(tǒng)  267
17.3.2　應(yīng)用程序內(nèi)存映射  268
17.3.3　應(yīng)用程序的編譯器配置  270
17.3.4　應(yīng)用程序的鏈接器配置  274
17.4　在多核DSP上執(zhí)行和調(diào)試應(yīng)用程序  277
17.4.1　創(chuàng)建新連接  277
17.4.2　建立運(yùn)行配置  279
17.4.3　調(diào)試器使用  280
17.5　使用軟件和硬件專用資源跟蹤與剖析多核應(yīng)用程序  285
17.5.1　軟件分析設(shè)置  286
17.5.2　跟蹤  287
17.5.3　重要

你還可能感興趣

我要評論

您的姓名	驗(yàn)證碼：
留言內(nèi)容

国产91青青成人a在线/在线视频成人/aaa成人永久在线观看视频/深夜草莓视频app