本書是一本系統(tǒng)介紹數(shù)字電路設(shè)計(jì)的優(yōu)秀教材,旨在教會(huì)讀者關(guān)于數(shù)字設(shè)計(jì)的基本概念和基本方法。全書共分10章,內(nèi)容涉及數(shù)字邏輯的基本理論、組合邏輯電路、時(shí)序邏輯電路、寄存器和計(jì)數(shù)器、存儲(chǔ)器與可編程邏輯器件、寄存器傳輸級(jí)設(shè)計(jì)、半導(dǎo)體和CMOS 集成電路、標(biāo)準(zhǔn)IC和FPGA實(shí)驗(yàn)、標(biāo)準(zhǔn)圖形符號(hào)、Verilog HDL與數(shù)字系統(tǒng)設(shè)計(jì)等。全書結(jié)構(gòu)嚴(yán)謹(jǐn),選材新穎,內(nèi)容深入淺出,緊密聯(lián)系實(shí)際,教輔資料齊全。
第五版前言
自從《數(shù)字設(shè)計(jì)（第四版）》出版以來(lái)，
基于數(shù)字技術(shù)來(lái)接收、
控制和傳輸信息的設(shè)備在商業(yè)領(lǐng)域中的應(yīng)用呈現(xiàn)快速增長(zhǎng)的趨勢(shì)，
新的手機(jī)和手持移動(dòng)設(shè)備層出不窮，
性能也在大幅提升。在這些美觀的用戶界面之下,使用二進(jìn)制代碼進(jìn)行數(shù)據(jù)傳輸?shù)亩M(jìn)制系統(tǒng)扮演了很重要的角色。這些系統(tǒng)的基本理論并沒(méi)有發(fā)生太大變化,然而制造商對(duì)某些核心理論的完善，
以及現(xiàn)代化設(shè)計(jì)工具的應(yīng)用進(jìn)一步推動(dòng)了市場(chǎng)的發(fā)展。因此，
為適應(yīng)新技術(shù)， 本書精煉了內(nèi)容并且加強(qiáng)了對(duì)數(shù)字器件的傳統(tǒng)理解和現(xiàn)代設(shè)計(jì)方法介紹。
《數(shù)字設(shè)計(jì)與Verilog實(shí)現(xiàn)（第五版）》的內(nèi)容大部分建立在前面四個(gè)版本基礎(chǔ)上的，
除此之外， 用戶的反饋也幫助我們確定了一部分內(nèi)容編寫的方向。 這個(gè)版本中的內(nèi)容更側(cè)重于數(shù)字設(shè)計(jì)的基礎(chǔ)課程以及當(dāng)今主流數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)CMOS電路。
本書適合的讀者范圍很廣，
計(jì)算機(jī)科學(xué)、 計(jì)算機(jī)工程以及電子工程專業(yè)的學(xué)生均可閱讀。 本書的核心內(nèi)容包括： （1）布爾邏輯， （2）邏輯門， （3）同步有限狀態(tài)機(jī)， (4)
數(shù)據(jù)通路控制器。所有這些都是要通過(guò)數(shù)字系統(tǒng)的設(shè)計(jì)來(lái)實(shí)現(xiàn)的。
該版同時(shí)取消了一些電子電路的內(nèi)容,所以讀者可能無(wú)法再找到有關(guān)異步狀態(tài)機(jī)或者雙極型晶體管的描述。
另外， 隨著網(wǎng)絡(luò)上有關(guān)的輔助材料越來(lái)越多， 我們減少了關(guān)于FPGA的篇幅。 現(xiàn)在的設(shè)計(jì)者更倚重于硬件描述語(yǔ)言(HDL)， 《數(shù)字設(shè)計(jì)與Verilog實(shí)現(xiàn)（第五版）》把更多的注意力放在了應(yīng)用上， 以及怎樣才能思路清晰地使用Verilog
HDL對(duì)數(shù)字系統(tǒng)進(jìn)行設(shè)計(jì)和開(kāi)發(fā)。
多樣化的學(xué)習(xí)方法
《數(shù)字設(shè)計(jì)與Verilog實(shí)現(xiàn)（第五版）》提供了多樣化的學(xué)習(xí)方法。稱作VARK的學(xué)習(xí)方法區(qū)分了四種主要的學(xué)習(xí)模式： (V) Visual，
視覺(jué)； (A) Aural，
聽(tīng)覺(jué)； (R) Reading，
閱讀； (K)Kinesthetic，
動(dòng)覺(jué)。 VARK方法以及范例可以用來(lái)支持課堂教學(xué)。本書中提供了高標(biāo)準(zhǔn)的圖例圖解(Visual)， 對(duì)于大量的范例及討論， 學(xué)生使用免費(fèi)的模擬器進(jìn)行實(shí)驗(yàn)， 內(nèi)容包括怎樣設(shè)計(jì)一個(gè)邏輯系統(tǒng)并使它正常工作（Kinesthetic），
而最后的聽(tīng)覺(jué)（Aural）部分的內(nèi)容則交給教師來(lái)完成。
因此， 使用《數(shù)字設(shè)計(jì)與Verilog實(shí)現(xiàn)（第五版）》來(lái)開(kāi)展數(shù)字設(shè)計(jì)課程教學(xué)， 可以給學(xué)生帶來(lái)豐富且循序漸進(jìn)的學(xué)習(xí)體驗(yàn)。
有些人可能會(huì)對(duì)本書的內(nèi)容以及第一堂課就涉及硬件描述語(yǔ)言(HDL)抱有疑問(wèn)，
事實(shí)上我們注意到，
伴隨著新生的為集成電路設(shè)計(jì)的CAD工具的大量普及，
當(dāng)今工業(yè)界已經(jīng)逐步淘汰了20世紀(jì)80年代開(kāi)始的基于原理圖的設(shè)計(jì)。原理圖創(chuàng)造了一種用接線圖對(duì)系統(tǒng)功能進(jìn)行描述的方法，
然而其不足之處在于對(duì)于任何人來(lái)說(shuō)，
想要在較短時(shí)間內(nèi)沒(méi)有任何儀器的幫助和說(shuō)明書，
僅由畫在紙上的邏輯電路原理圖來(lái)確定電路功能無(wú)疑是很困難的。因此工業(yè)界轉(zhuǎn)而把目光放在硬件描述語(yǔ)言(諸如Verilog HDL)上，
開(kāi)始使用HDL來(lái)描述邏輯功能的設(shè)計(jì)，
并且囊括了功能說(shuō)明、
模擬、 仿真測(cè)試以及與實(shí)際硬件系統(tǒng)（如標(biāo)準(zhǔn)ASIC或FPGA單元）的綜合調(diào)試。原理圖方法只有通過(guò)對(duì)詳細(xì)的并且精確分級(jí)的設(shè)計(jì)模塊文檔的仔細(xì)分析，
才能達(dá)到實(shí)用的目的。較舊的范例中,設(shè)計(jì)者們依仗多年的經(jīng)驗(yàn)來(lái)制作電路原理圖以說(shuō)明其功能。而在當(dāng)今工業(yè)的設(shè)計(jì)圖中，
設(shè)計(jì)者們使用硬件描述語(yǔ)言來(lái)更直接、
更有效地說(shuō)明數(shù)字系統(tǒng)的功能，
而不需要多年積累的經(jīng)驗(yàn)，
同時(shí)通過(guò)綜合的模擬工具來(lái)自動(dòng)生成原理圖作為參考。工業(yè)實(shí)踐證明傳統(tǒng)原理圖帶來(lái)的低效能如果不被新的分析方法取代，
將會(huì)給新一代大型復(fù)雜集成電路的設(shè)計(jì)帶來(lái)巨大困難。
我們?cè)俅握f(shuō)明，
在《數(shù)字設(shè)計(jì)與Verilog實(shí)現(xiàn)（第五版）》的第一課就涉及硬件描述語(yǔ)言，
并不代表要摒棄傳統(tǒng)基礎(chǔ)理論和手工設(shè)計(jì)方法。對(duì)于學(xué)生來(lái)說(shuō)理解硬件是如何工作的仍然非常重要。
因此我們保留了詳盡的組合和連續(xù)邏輯模塊的內(nèi)容。手工設(shè)計(jì)在鍛煉學(xué)生能力的同時(shí)，
將結(jié)果與HDL范例中得到的結(jié)果進(jìn)行比較，
可以進(jìn)一步加深學(xué)生對(duì)硬件知識(shí)的理解。無(wú)論如何，
我們想強(qiáng)調(diào)的是硬件是如何設(shè)計(jì)的，
為學(xué)生將來(lái)在工業(yè)上的工作實(shí)踐打下堅(jiān)實(shí)基礎(chǔ)，
這就是為什么基于硬件描述語(yǔ)言的設(shè)計(jì)實(shí)踐是至關(guān)重要的。
適用性
書中內(nèi)容的次序很好地適應(yīng)了課程需求，
是由基于傳統(tǒng)手工工藝的數(shù)字電路設(shè)計(jì)、
使用硬件描述語(yǔ)言的數(shù)字電路設(shè)計(jì)和在兩者之間或兩者混合的課程組成。因?yàn)楫?dāng)今綜合性設(shè)計(jì)工具的高度自動(dòng)化使得邏輯分析最小化。卡諾圖以及其他相關(guān)的主題可以被最優(yōu)化地呈現(xiàn)在數(shù)字設(shè)計(jì)的開(kāi)始或者在使用硬件描述語(yǔ)言測(cè)試、
設(shè)計(jì)、 模擬電路之后。本書的內(nèi)容包含了手工設(shè)計(jì)電路和基于硬件描述語(yǔ)言設(shè)計(jì)電路的范例。通過(guò)每章結(jié)尾前后參照的習(xí)題，
讓傳統(tǒng)手工設(shè)計(jì)任務(wù)變成采用硬件描述語(yǔ)言并且需要同伴一起完成的任務(wù)。通過(guò)在模擬結(jié)果、
習(xí)題的解答和手工設(shè)計(jì)的解決方案中添加注釋，
將傳統(tǒng)手工設(shè)計(jì)和基于硬件描述語(yǔ)言的電路設(shè)計(jì)有機(jī)結(jié)合起來(lái)。
內(nèi)容的更新
《數(shù)字設(shè)計(jì)與Verilog實(shí)現(xiàn)（第五版）》遵循最新的IEEE 1364標(biāo)準(zhǔn)，
此次修訂后的版本更新如下：
●
去除了一些非典型的邏輯電路（諸如RTL、 DTL、
射級(jí)耦合邏輯電路）。
●
在每章的最后加上了有關(guān)網(wǎng)絡(luò)搜索主題的內(nèi)容來(lái)指導(dǎo)學(xué)生在互聯(lián)網(wǎng)上進(jìn)行相關(guān)內(nèi)容的擴(kuò)展閱讀。
●
每章最后對(duì)大約三分之一的問(wèn)題進(jìn)行了復(fù)習(xí)。
●
包含所有新的習(xí)題的解答手冊(cè)。
●
有關(guān)卡諾圖化簡(jiǎn)的內(nèi)容更加合理。
●
增加了基本的CMOS技術(shù)在邏輯門上的應(yīng)用。
●
附錄中包含了有關(guān)半導(dǎo)體技術(shù)的介紹。
設(shè)計(jì)方法論
這個(gè)版本對(duì)于如何在數(shù)字系統(tǒng)中設(shè)計(jì)狀態(tài)機(jī)來(lái)控制數(shù)據(jù)通道提供了一種比較系統(tǒng)的方法論。
此外,這些材料的框架用來(lái)解決控制器如何處理數(shù)據(jù)通道發(fā)出的信號(hào)等實(shí)際問(wèn)題,例如系統(tǒng)反饋(響應(yīng))的問(wèn)題。
因此， 我們提供了設(shè)計(jì)復(fù)雜交互數(shù)字系統(tǒng)的基本方法。這種方法論在人工以及基于硬件描述語(yǔ)言的設(shè)計(jì)中都可以得到運(yùn)用。
合適的HDL內(nèi)容
僅僅局限于介紹硬件描述語(yǔ)言的語(yǔ)法是遠(yuǎn)遠(yuǎn)不夠的,書中只在需要的地方提供了這些Verilog語(yǔ)法元素，
而且正確的語(yǔ)法并不意味著這個(gè)電路模塊就能夠正常實(shí)現(xiàn)它的功能或者順利組合成一個(gè)物理硬件。我們希望學(xué)生能夠通過(guò)生產(chǎn)實(shí)踐,確認(rèn)手工模型能夠有效地被綜合成物理硬件電路。如果不能做到這點(diǎn)會(huì)導(dǎo)致軟件競(jìng)爭(zhēng)問(wèn)題的出現(xiàn)，
并會(huì)造成模擬的結(jié)果與綜合成物理硬件后的結(jié)果不符。同樣，
設(shè)計(jì)時(shí)不進(jìn)行生產(chǎn)實(shí)踐也許能夠得到正確的模擬結(jié)果，
但因?yàn)樵O(shè)計(jì)者的方法不同，
從而在設(shè)計(jì)過(guò)程中會(huì)不經(jīng)意地造成硬件閉鎖。而工業(yè)實(shí)踐會(huì)給我們提出無(wú)競(jìng)爭(zhēng)和無(wú)閉鎖的設(shè)計(jì)要求，
所以對(duì)學(xué)生來(lái)說(shuō)，
在生產(chǎn)過(guò)程中學(xué)習(xí)和運(yùn)用硬件描述語(yǔ)言模型而不是僅僅依賴于綜合工具是十分重要的。驗(yàn)證
在生產(chǎn)過(guò)程中的一個(gè)重要步驟是檢驗(yàn)電路是否能夠正常工作。現(xiàn)在的數(shù)字電路教學(xué)過(guò)程中并沒(méi)有足夠地重視驗(yàn)證這個(gè)環(huán)節(jié)，
而是僅僅關(guān)注設(shè)計(jì)本身,驗(yàn)證通常被看成是第二位的。這種觀點(diǎn)會(huì)帶來(lái)一種這個(gè)電路將會(huì)很好地工作的不成熟的想法。同樣,生產(chǎn)過(guò)程中一般是通過(guò)分析模型是否可讀、
可攜帶、 可回收來(lái)對(duì)基于硬件描述語(yǔ)言的模型進(jìn)行檢驗(yàn)的。通過(guò)對(duì)硬件描述語(yǔ)言模型進(jìn)行檢驗(yàn)，
可獲取可觀的收益。我們將對(duì)模型的建立和參數(shù)的使用進(jìn)行討論。同時(shí)本書還將提供測(cè)試題和所有練習(xí)的解決方案，
用來(lái)（1）檢驗(yàn)電路是否正常工作； (2)強(qiáng)調(diào)測(cè)試中的重點(diǎn)內(nèi)容； （3）通過(guò)自測(cè)題介紹重要的概念， 例如測(cè)試平臺(tái)的自檢。我們提倡并推薦通過(guò)測(cè)試方案的研究去指導(dǎo)測(cè)試平臺(tái)的研制，
我們會(huì)在教材中圖文并茂地介紹和推薦一些測(cè)試的方法，
并且在教材結(jié)尾的習(xí)題答案中擴(kuò)展它們。
硬件描述語(yǔ)言課程的內(nèi)容
我們確保教材中所有的范例和所有的解決方案符合設(shè)計(jì)數(shù)字化硬件的工業(yè)生產(chǎn)標(biāo)準(zhǔn)。像上一版一樣,硬件描述語(yǔ)言內(nèi)容被放置在一個(gè)單獨(dú)的部分，
這樣可以按照教學(xué)安排進(jìn)行刪減,這個(gè)版本并沒(méi)有減少關(guān)于手工設(shè)計(jì)的論述,也沒(méi)有制定講課的順序。書中的論述適合同時(shí)學(xué)習(xí)數(shù)字電路和硬件描述語(yǔ)言的初學(xué)者。本書旨在幫助學(xué)生自主設(shè)計(jì)一個(gè)項(xiàng)目并且在以后的計(jì)算機(jī)體系結(jié)構(gòu)課程中取得成功。
教師資源相關(guān)的教師資源申請(qǐng)方式請(qǐng)參見(jiàn)書后的教學(xué)支持說(shuō)明。
教師可以在 www.pearsonhighered.com/mano處下載課程資源, 包括： ● 所有的硬件描述語(yǔ)言示例的源代碼和測(cè)試題。
●
教材中所有的數(shù)據(jù)和表格。
●
所有在手工解決方案中的硬件描述語(yǔ)言模型源代碼。
●
可下載的用于課堂教學(xué)的圖形化解決方案。
HDL 模擬器
本書推薦使用兩個(gè)由SynaptiCAD（www.syncad.com）提供的模擬器。第一個(gè)是VeriLogger Pro， 這是一個(gè)傳統(tǒng)的能模擬硬件描述語(yǔ)言示例和檢驗(yàn)硬件描述語(yǔ)言問(wèn)題的模擬器。此模擬器符合IEEE1995標(biāo)準(zhǔn),對(duì)舊的模型十分有用。另一個(gè)是一種交互的模擬器Verilogger Extreme，
符合IEEE1995和IEEE2001標(biāo)準(zhǔn)。這個(gè)模擬器允許設(shè)計(jì)者在完成對(duì)模型的模擬之前對(duì)自己的設(shè)計(jì)方案進(jìn)行模擬和分析。這種技術(shù)對(duì)學(xué)生十分有用，
它可以快速輸入布爾邏輯和D觸發(fā)器以及鎖存器的表達(dá)式來(lái)校驗(yàn)等價(jià)性和測(cè)試觸發(fā)器及鎖存器。
各章摘要
下面簡(jiǎn)要介紹各章的要點(diǎn)。
第1章：
介紹了用于表達(dá)數(shù)字系統(tǒng)信息的各種二進(jìn)計(jì)數(shù)制，
解釋并說(shuō)明了二進(jìn)制數(shù)和二進(jìn)制代碼，
給出了帶符號(hào)的二進(jìn)制數(shù)及BCD十進(jìn)制數(shù)的加減法舉例。
第2章：
介紹了布爾代數(shù)的基本定理，
描述了布爾表達(dá)式與其對(duì)應(yīng)的邏輯圖之間的相互關(guān)系，
研究了兩個(gè)邏輯變量的所有可能的邏輯運(yùn)算，
在此基礎(chǔ)上給出了數(shù)字系統(tǒng)設(shè)計(jì)中最有用的邏輯門。本章還介紹了基本的CMOS邏輯門。
第3章：
介紹了布爾表達(dá)式的卡諾圖化簡(jiǎn)法，
這種方法也可以用于簡(jiǎn)化由與或門、
與非門和 或非門構(gòu)成的數(shù)字電路； 討論了其他所有可能的兩級(jí)門電路及其實(shí)現(xiàn)方法， 給出了Verilog
HDL用于簡(jiǎn)單門級(jí)建模的例子。
第4章：
概述了組合電路
新書資訊