本書內容包括FPGA的設計環境、設計流程和所使用的語言，QuartusⅡ集成開發環境,Modelsim仿真，VHDL語言基礎，VHDL數據類型與運算操作符，VHDL的主要描述語句，利用FPGA進行程序設計的應用實例等。本書有很多實例分析，這些實例大都是以特定的工程項目為依托，具有一定的借鑒價值，可以幫助讀者從系統角度理解FPGA的開發流程。本書可作為高等院校計算機專業本、專科生的教材或教學參考書，也可以作為電子技術課程設計、電子設計大賽或數字系統設計工程技術人員學習EDA 技術的參考書。
1.本書先講解語法，然后以實例講解硬件描述語言，并給出仿真和實驗波形，盡可能地減少FPGA硬件內部結構的講解、注重應用。 2.本書的所有實例都是經過編程、下載以及調試過程，是作者多年的教學和科研實踐的經驗積累。
近年來，隨著電子技術、計算機應用技術和EDA技術的不斷發展，利用FPGA/CPLD進行數字系統的開發已被廣泛應用于交通運輸、航空航天、精密儀器、醫療電子、工業控制等各領域。FPGA/CPLD具有功能強大、開發周期短以及產品集成度高、易于修改等特點，并且FPGA/CPLD本身發展非常迅速，高密度、高性能、低成本的FPGA器件推陳出新，也促進了FPGA/CPLD成為當今硬件設計的首選方式之一。熟練掌握FPGA/CPLD設計技術已經是電子設計工程師的基本要求。VHDL語言作為國際標準的硬件描述語言，已經成為工程技術人員和高校學生的必備技能。本書例子中的文本編輯均采用VHDL語言編寫，書中所有實例都已通過仿真和硬件測試。全書根據EDA應用技術，特別是結合FPGA應用領域包含的主要內容編寫，并以實例的形式介紹了Altera公司推出的QuartusⅡ13.1設計平臺以及Modelsim10.0c仿真平臺。本書由淺入深，先介紹FPGA設計流程，然后介紹開發平臺、仿真平臺、VHDL語言，最后講解了典型的應用實例。本書分7章，其中第1章介紹了什么是FPGA，FPGA設計的環境，設計流程，所使用的語言等；第2章介紹了FPGA的開發平臺，主要講解Altera的QuartusⅡ13.1，本章圖文并茂，以簡單的實例為主，重點講述使用軟件的完整開發流程，包括輸入、編譯、仿真以及下載；第3章介紹了Modelsim10.0c仿真平臺，介紹了使用Modelsim10.0c進行功能仿真與時序仿真，學完本章即可完成基本的仿真，Modelsim功能十分強大，由于篇幅的限制，不做進一步講解；第4章介紹了VHDL的語言基礎，以簡單的實例說明VHDL程序的基本組成；第5章介紹了VHDL的數據類型與運算操作符，為后續程序奠定基礎；第6章介紹了VHDL的主要描述語句；第7章是實例，詳細介紹了如何利用FPGA進行程序設計，既有設計原理，也有程序說明，并在最后給出仿真結果。本書是編者在FPGA學習和實踐中的經驗點滴，書中既有日常的學習筆記，對一些常用設計技巧和方法進行深入探討，也有很多生動的實例，這些實例大都是以特定的工程項目為依托，具有一定的借鑒價值，還有多個完整的項目工程實例，讓讀者從系統角度理解FPGA的開發流程。本書從工程實踐出發，旨在引領讀者學會如何在FPGA的開發設計過程中發現問題、分析問題并解決問題。本書所有程序都是測試過的，讀者如果需要可發電子郵件至yj74615@163.com聯系索取相應資料。本書可用作高等院校計算機專業本、專科生的教材或教學參考書，也可以作為電子技術課程設計、電子設計大賽或數字系統設計工程技術人員學習EDA技術的參考書。本書由郭明良任主編，常國祥、王歡任副主編，書中第1章、第2章、第4章、第5章由王歡編寫；第6章以及第7章的7.8～7.10節由楊立新編寫，第7章的示例7.4～7.7節、7.11節由郭明良編寫，第3章與第7章7.1～7.3節由常國祥編寫，全書由常國祥主審。由于水平有限，書中難免有不足之處，敬請讀者批評指正。 編者
第1章概述/001
1.1可編程邏輯器件001
1.2FPGA/CPLD的軟件開發工具002
1.3硬件描述語言002
1.3.1AHDL語言002
1.3.2VerilogHDL語言002
1.3.3VHDL語言003
1.4FPGA/CPLD的開發流程003
第2章QuartusⅡ集成開發環境/005
2.1QuartusⅡ界面概況005
2.2QuartusⅡ軟件開發流程006
2.2.1創建工程006
2.2.2原理圖輸入方式008
2.2.3文本輸入方式015
2.2.4波形仿真017
2.2.5引腳分配021
2.2.6編程下載021
2.3LPM參數化宏功能模塊024
2.3.1LPM參數化宏功能模塊定制管理器024
2.3.2LPM參數化宏功能模塊的應用030
第3章仿真/034
3.1Modelsim簡介034
3.2安裝034
3.3Modelsim仿真方法035
3.3.1前仿真035
3.3.2后仿真035
3.3.3Modelsim仿真的基本步驟036
3.3.4Modelsim的運行方式036
3.4Modelsim功能仿真036
3.4.1建立仿真工程038
3.4.2Altera仿真庫的編譯與映射039
3.4.3編譯HDL源代碼和Testbench041
3.4.4啟動仿真器并加載設計頂層042
3.4.5打開觀察窗口，添加信號044
3.4.6執行仿真045
3.5Modelsim時序仿真046
3.5.1仿真路徑設置046
3.5.2QuartusⅡ仿真環境設置047
3.5.3利用QuartusⅡ編譯源文件048
3.5.4生成測試模板并編寫測試程序048
3.5.5執行仿真051
第4章VHDL語言基礎/054
4.1VHDL語言的特點054
4.2VHDL語言的程序結構055
4.3VHDL語言的庫055
4.4VHDL語言的程序包057
4.5VHDL語言的實體058
4.5.1實體說明058
4.5.2實體的類屬說明058
4.5.3實體的端口說明059
4.6VHDL語言的結構體060
4.7VHDL語言的配置062
第5章VHDL數據類型與運算操作符/065
5.1VHDL的基本語法規則065
5.2VHDL語言的數據對象066
5.2.1常量（CONSTANT）066
5.2.2變量（VARIABLE）066
5.2.3信號（SIGNAL）067
5.2.4文件（FILES）068
5.3VHDL語言的數據類型068
5.3.1預定義的數據類型068
5.3.2用戶自定義數據類型071
5.3.3數據類型的轉換073
5.4VHDL語言的操作符075
5.4.1邏輯操作符076
5.4.2算術操作符076
5.4.3關系操作符077
第6章VHDL的主要描述語句/079
6.1順序描述語句079
6.1.1變量賦值語句079
6.1.2信號賦值語句080
6.1.3WAIT語句080
6.1.4IF語句082
6.1.5CASE語句085
6.1.6NULL語句087
6.1.7斷言(ASSERT)語句087
6.1.8LOOP語句088
6.1.9NEXT語句090
6.1.10EXIT語句091
6.2并發描述語句092
6.2.1進程語句092
6.2.2并發信號賦值語句093
6.2.3并發過程調用語句095
6.2.4塊（BLOCK）語句097
6.2.5元件例化語句098
6.2.6生成語句100
6.3屬性描述與定義語句102
第7章應用實例/111
7.1自動郵票售票機設計111
7.1.1自動郵票售票系統總體模塊圖的設計111
7.1.2票價設定模塊的設計112
7.1.3郵票類型選擇模塊的設計113
7.1.4點陣票型顯示模塊的設計116
7.1.5郵票類型選擇與票價設定模塊的設計120
7.1.6郵票數量設定模塊的設計121
7.1.7郵票購買模塊的設計123
7.1.8數據轉換模塊的設計126
7.1.9動態掃描模塊的設計127
7.1.10數碼管顯示模塊的設計128
7.1.11綜合設計129
7.2交通燈控制系統的設計130
7.2.1交通燈控制系統模塊圖130
7.2.2控制模塊設計130
7.2.3顯示模塊設計135
7.2.4綜合設計139
7.3八路搶答器的設計140
7.3.1主持人控制模塊141
7.3.2搶答信號鎖存模塊142
7.3.3倒計時模塊144
7.3.4二進制編碼轉BCD碼模塊146
7.3.5掃描信號產生模塊147
7.3.6數碼管位信號與段信號匹配模塊147
7.3.7BCD碼轉七段碼模塊148
7.3.8報警模塊149
7.3.9綜合設計150
7.4數字頻率計VHDL程序與仿真151
7.5樂曲硬件演奏電路設計155
7.5.1頂層設計156
7.5.2音調產生模塊157
7.5.3音調查詢158
7.5.4節拍和音符數據發生器模塊159
7.5.5梁祝樂曲演奏數據160
7.6數控分頻器的設計161
7.7狀態機A/D采樣控制電路實現162
7.8比較器和D/A器件164
7.9ASK調制解調VHDL程序及仿真165
7.9.1ASK調制VHDL程序及仿真165
7.9.2ASK解調VHDL程序及仿真166
7.10FSK調制與解調VHDL程序及仿真167
7.10.1FSK調制VHDL程序及仿真167
7.10.2FSK解調方框圖及電路符號168
7.10.3FSK解調VHDL程序及仿真169
7.11多功能波形發生器VHDL程序與仿真171
參考文獻/178
新書資訊