本書以數(shù)字邏輯為基礎(chǔ)，全面介紹了數(shù)字電路的基本理論、分析方法、綜合方法和實(shí)際應(yīng)用。本書共分8章，第1章介紹數(shù)制之間的轉(zhuǎn)換及常用的編碼； 第2章介紹邏輯代數(shù)及邏輯化簡的基本方法； 第3章介紹幾個常用的組合邏輯模塊的應(yīng)用； 第4章和第5章介紹時(shí)序電路的分析、設(shè)計(jì)方法和中規(guī)模邏輯模塊的應(yīng)用； 第6章介紹數(shù)/模和模/數(shù)轉(zhuǎn)換電路； 第7章介紹可編程邏輯器件的原理及應(yīng)用； 第8章以大量例題為背景介紹硬件描述語言VHDL。每章后面附有相應(yīng)的習(xí)題。
本書可作為高等學(xué)校通信、電氣、電子信息、計(jì)算機(jī)、自動化等專業(yè)的大學(xué)本科教材，也可供其他從事電子技術(shù)工作的工程技術(shù)人員參考。
本書是根據(jù)作者多年教學(xué)經(jīng)驗(yàn)編寫而成，在*版的基礎(chǔ)上對內(nèi)容進(jìn)行了修正和更新。適應(yīng)對象為高等院校本科電子信息、通信工程、電氣工程及自動化、機(jī)電工程及計(jì)算機(jī)科學(xué)與技術(shù)等專業(yè)。數(shù)字邏輯電路分析與設(shè)計(jì)是這些專業(yè)的一門必修的、重要的技術(shù)基礎(chǔ)課，讓學(xué)生建立對數(shù)字系統(tǒng)的基本概念、熟悉常用的基本器件、掌握基本的分析方法，從而掌握實(shí)際數(shù)字系統(tǒng)的分析和設(shè)計(jì)能力。
前言
本書在第1版的基礎(chǔ)上對內(nèi)容進(jìn)行了修訂和更新。適合的讀者對象為高等院校本科電子信息、通信工程、電氣工程及自動化、機(jī)電工程及計(jì)算機(jī)科學(xué)與技術(shù)等專業(yè)。數(shù)字邏輯電路分析與設(shè)計(jì)是這些專業(yè)的一門必修的、重要的技術(shù)基礎(chǔ)課，讓學(xué)生建立對數(shù)字系統(tǒng)的基本概念、熟悉常用的基本器件、掌握基本的分析方法，從而掌握實(shí)際數(shù)字系統(tǒng)的分析和設(shè)計(jì)能力。隨著計(jì)算機(jī)技術(shù)、電子技術(shù)的迅速發(fā)展以及集成電路生產(chǎn)工藝的不斷提高，電子產(chǎn)品的更新?lián)Q代日新月異。為了適應(yīng)現(xiàn)代電子技術(shù)迅速發(fā)展的需要，能夠較好地面向數(shù)字化和專用集成電路的新時(shí)代，本書在保證基本概念、基本原理和基本分析方法的前提下，重邏輯，輕電氣，壓縮了集成電路電氣特性的討論和內(nèi)部工作原理的分析，突出了綜合能力的培養(yǎng)及集成電路邏輯特性和工作特點(diǎn)的介紹。另外，電子設(shè)計(jì)自動化（EDA）技術(shù)是20世紀(jì)90年代以后發(fā)展起來的，它打破了傳統(tǒng)的由固定集成芯片組成數(shù)字系統(tǒng)的模式，給數(shù)字系統(tǒng)設(shè)計(jì)帶來了革命性的變化。尤其是在集成電路與可編程技術(shù)高速發(fā)展、數(shù)字系統(tǒng)日新月異的今天，電子信息類專業(yè)的學(xué)生掌握這門新技術(shù)十分必要。所以本書除了保留了數(shù)字邏輯電路的基本概念和傳統(tǒng)設(shè)計(jì)方法外，還介紹了可編程邏輯技術(shù)及硬件描述語言（VHDL）的基本要素，并通過大量實(shí)例講述了采用VHDL語言描述基本的數(shù)字電路的方法和過程，為學(xué)生掌握EDA技術(shù)打下良好的基礎(chǔ)。也使讀者能更深入地理解數(shù)字電路在后續(xù)課程中的應(yīng)用，為面向業(yè)界的工程應(yīng)用人才培養(yǎng)奠定基礎(chǔ)。本書是作者從實(shí)用角度出發(fā)，結(jié)合數(shù)字邏輯電路的知識體系，根據(jù)多年的教學(xué)經(jīng)驗(yàn)，參考眾多國內(nèi)外優(yōu)秀教材編寫而成的。全書共分8章。第1章介紹數(shù)字電路基礎(chǔ)（數(shù)制、碼制、基本邏輯關(guān)系等），第2章主要介紹邏輯函數(shù)的化簡及組合邏輯電路的設(shè)計(jì)方法，第3章主要介紹常用組合邏輯模塊的工作原理及其設(shè)計(jì)邏輯電路的方法，第4章主要介紹同步時(shí)序電路的分析方法，以及集成計(jì)數(shù)器和集成移位計(jì)數(shù)器在數(shù)字系統(tǒng)中的應(yīng)用，第5章主要介紹使用觸發(fā)器設(shè)計(jì)同步時(shí)序電路的方法，第6章主要介紹ADC/DAC的基本原理及應(yīng)用，第7章主要介紹可編程邏輯器件及其應(yīng)用，第8章介紹VHDL的語言基礎(chǔ)，并以大量舉例來介紹使用VHDL設(shè)計(jì)數(shù)字系統(tǒng)。本書第1章和第2章由馬然編寫； 第3章由王旭智編寫； 第4章由熊小君編寫； 第5章和第8章由朱雯君編寫； 第6章和第7章由薛雷編寫，由熊小君擔(dān)任主編，負(fù)責(zé)全書的整理和定稿。由于水平有限，書中難免有一些不足，殷切希望廣大讀者批評指正。
編者2016年9月
目錄
第1章數(shù)字電路基礎(chǔ)
1.1數(shù)字信號與數(shù)字電路
1.1.1數(shù)字信號
1.1.2數(shù)字電路
1.2數(shù)值
1.2.1各種進(jìn)制的表示
1.2.2各種進(jìn)制之間的轉(zhuǎn)換
1.3二值編碼
1.3.1帶符號數(shù)的表示
1.3.2常用的二十進(jìn)制碼
1.3.3n位十進(jìn)制數(shù)的BCD碼表示及8421 BCD碼的加/減法
1.4邏輯關(guān)系
1.4.1基本邏輯關(guān)系
1.4.2復(fù)合邏輯關(guān)系
1.5邏輯關(guān)系與數(shù)字電路
習(xí)題1
第2章邏輯函數(shù)與組合電路基礎(chǔ)
2.1邏輯代數(shù)
2.1.1邏輯代數(shù)的基本公式
2.1.2邏輯代數(shù)的基本規(guī)則
2.1.3邏輯函數(shù)的公式法化簡
2.2邏輯函數(shù)的標(biāo)準(zhǔn)形式
2.2.1最小項(xiàng)與最小項(xiàng)表達(dá)式
2.2.2最大項(xiàng)與最大項(xiàng)表達(dá)式
2.2.3最小項(xiàng)與最大項(xiàng)的關(guān)系
2.3卡諾圖及其化簡
2.3.1卡諾圖
2.3.2邏輯函數(shù)與卡諾圖
2.3.3用卡諾圖化簡邏輯函數(shù)
2.3.4對具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡
2.4組合電路的設(shè)計(jì)基礎(chǔ)
2.4.1編碼器的設(shè)計(jì)
2.4.2譯碼器的設(shè)計(jì)
2.4.3數(shù)據(jù)選擇器的設(shè)計(jì)
2.4.4數(shù)值比較器的設(shè)計(jì)
2.4.52位加法器的設(shè)計(jì)
習(xí)題2
第3章組合邏輯電路設(shè)計(jì)
3.1集成邏輯電路的電氣特性
3.1.1集成電路的主要電氣指標(biāo)
3.1.2邏輯電路的輸出結(jié)構(gòu)
3.1.3芯片使用中注意的問題
3.1.4正、負(fù)邏輯極性
3.1.5常用門電路
3.2常用組合邏輯模塊
3.2.14位并行加法器
3.2.2數(shù)值比較器
3.2.3譯碼器
3.2.4數(shù)據(jù)選擇器
3.2.5總線收發(fā)器
3.3應(yīng)用實(shí)例
3.4險(xiǎn)象與競爭
3.4.1險(xiǎn)象的分類
3.4.2不考慮延遲時(shí)的電路輸出
3.4.3邏輯險(xiǎn)象及其消除
3.4.4功能險(xiǎn)象
3.4.5動態(tài)險(xiǎn)象
習(xí)題3
第4章時(shí)序電路基礎(chǔ)
4.1集成觸發(fā)器
4.1.1基本RS觸發(fā)器
4.1.2鐘控RS觸發(fā)器
4.1.3D觸發(fā)器
4.1.4JK觸發(fā)器
4.2觸發(fā)器的應(yīng)用
4.2.1D觸發(fā)器的應(yīng)用
4.2.2JK觸發(fā)器的應(yīng)用
4.2.3異步計(jì)數(shù)器
4.3同步時(shí)序邏輯電路
4.3.1時(shí)序邏輯電路的基本概念
4.3.2米里型電路的分析舉例
4.3.3莫爾型電路分析舉例
4.3.4自啟動
4.4集成計(jì)數(shù)器及其應(yīng)用
4.4.1集成計(jì)數(shù)器
4.4.2任意模計(jì)數(shù)器
4.4.3計(jì)數(shù)器的擴(kuò)展
4.4.4集成計(jì)數(shù)器應(yīng)用舉例
4.5集成移位寄存器及其應(yīng)用
4.5.1集成移位寄存器
4.5.2移位型計(jì)數(shù)器
4.5.3移位寄存器在數(shù)據(jù)轉(zhuǎn)換中的應(yīng)用
習(xí)題4
第5章同步時(shí)序電路和數(shù)字系統(tǒng)設(shè)計(jì)
5.1同步時(shí)序電路的基本設(shè)計(jì)方法
5.1.1原始狀態(tài)圖和狀態(tài)表的建立
5.1.2用觸發(fā)器實(shí)現(xiàn)狀態(tài)分配
5.1.3導(dǎo)出觸發(fā)器的激勵方程和輸出方程
5.2用觸發(fā)器組合狀態(tài)法設(shè)計(jì)同步時(shí)序邏輯電路
5.2.1寫出編碼狀態(tài)表
5.2.2化簡觸發(fā)器激勵函數(shù)的卡諾圖
5.2.3畫出邏輯圖
5.3用觸發(fā)器直接狀態(tài)法設(shè)計(jì)同步時(shí)序邏輯電路
5.3.1觸發(fā)器狀態(tài)的直接分配
5.3.2做出邏輯次態(tài)表
5.3.3導(dǎo)出各觸發(fā)器的激勵方程和電路的輸出方程
5.3.4畫出邏輯圖
5.4同步時(shí)序電路中的時(shí)鐘偏移
5.4.1時(shí)鐘偏移現(xiàn)象
5.4.2時(shí)鐘偏移的后果
5.4.3防止時(shí)鐘偏移的方法
習(xí)題5
第6章集成ADC和DAC的基本原理與結(jié)構(gòu)
6.1集成數(shù)模轉(zhuǎn)換器
6.1.1二進(jìn)制權(quán)電阻網(wǎng)絡(luò)DAC
6.1.2二進(jìn)制T形電阻網(wǎng)絡(luò)DAC
6.2DAC的主要技術(shù)參數(shù)
6.2.1最小輸出電壓和滿量程輸出電壓
6.2.2分辨率
6.2.3轉(zhuǎn)換誤差和產(chǎn)生原因
6.2.4DAC的建立時(shí)間
6.3集成模數(shù)轉(zhuǎn)換器
6.3.1ADC的處理過程
6.3.2并行型 ADC
6.3.3逐次比較逼近型ADC
6.3.4雙積分型ADC
6.4ADC的主要技術(shù)參數(shù)
習(xí)題6
第7章可編程邏輯器件及其應(yīng)用基礎(chǔ)
7.1PLD的基本原理
7.1.1PLD的基本組成
7.1.2PLD的編程和陣列結(jié)構(gòu)
7.1.3PLD的邏輯符號
7.2只讀存儲器
7.2.1ROM的組成原理
7.2.2ROM在組合邏輯設(shè)計(jì)中的應(yīng)用
7.3可編程邏輯陣列
7.3.1組合邏輯PLA電路
7.3.2時(shí)序邏輯PLA電路
習(xí)題7
第8章硬件描述語言基礎(chǔ)
8.1硬件描述語言概述
8.2VHDL語言描述數(shù)字系統(tǒng)的基本方法
8.2.1VHDL庫和包
8.2.2實(shí)體描述語句
8.2.3結(jié)構(gòu)體描述
8.3VHDL中的賦值、判斷和循環(huán)語句
8.3.1信號和變量的賦值語句
8.3.2IFELSE語句
8.3.3CASE語句
8.3.4LOOP語句
8.3.5NEXT、EXIT語句
8.4進(jìn)程語句
8.5VHDL設(shè)計(jì)組合邏輯電路舉例
8.6VHDL設(shè)計(jì)時(shí)序邏輯電路舉例
8.6.1時(shí)鐘信號的描述
8.6.2觸發(fā)器的同步和非同步復(fù)位的描述
習(xí)題8
主要參考文獻(xiàn)
新書資訊