本書共6個(gè)項(xiàng)目，分別為認(rèn)識(shí)EDA技術(shù)及可編程邏輯器件；全加器電路設(shè)計(jì)；三人多數(shù)表決器電路的VHDL設(shè)計(jì)；簡(jiǎn)易8路搶答器電路設(shè)計(jì)；計(jì)時(shí)器電路設(shè)計(jì)；交通燈控制器電路設(shè)計(jì)計(jì)。項(xiàng)目的設(shè)置從簡(jiǎn)到繁，從原理圖設(shè)計(jì)到VHDL設(shè)計(jì)，系統(tǒng)介紹CPLG/FPGA的設(shè)計(jì)開發(fā)過(guò)程。
本書可作為高職高專院校電子信息類專業(yè)的“電子CAD”和“EDA技術(shù)”課程的教材或課程設(shè)計(jì)指導(dǎo)書。
（1）普通高等教育“十一五”國(guó)家規(guī)劃教材、“十二五”江蘇省高等學(xué)校重點(diǎn)教材。
（2）實(shí)踐型教材，以Quartus II為設(shè)計(jì)開發(fā)平臺(tái)，附MAX+plus II設(shè)計(jì)開發(fā)平臺(tái)的使用簡(jiǎn)介；項(xiàng)目導(dǎo)向、任務(wù)驅(qū)動(dòng)，輕松實(shí)施“教、學(xué)、做”一體化。
（3）完備的多媒體課件、任務(wù)設(shè)計(jì)源文件等教材資源。
項(xiàng)目1認(rèn)識(shí)EDA技術(shù)及可編程邏輯器件
任務(wù)1.1認(rèn)識(shí)EDA技術(shù)
1.1.1EDA技術(shù)的發(fā)展歷程
1.1.2EDA常用軟件
任務(wù)1.2認(rèn)識(shí)可編程邏輯器件
1.2.1可編程邏輯器件分類
1.2.2可編程邏輯器件的發(fā)展
1.2.3可編程邏輯器件主要生產(chǎn)廠商及典型器件
1.2.4可編程邏輯器件的基本結(jié)構(gòu)
1.2.5Altera公司的可編程邏輯器件
項(xiàng)目24位全加器電路設(shè)計(jì)
任務(wù)2.11位全加器的圖形設(shè)計(jì)輸入
2.1.1開發(fā)工具Quartus Ⅱ簡(jiǎn)介
2.1.2PLD的設(shè)計(jì)開發(fā)流程
2.1.31位全加器的圖形設(shè)計(jì)輸入
任務(wù)2.21位全加器的設(shè)計(jì)編譯與仿真
2.2.1PLD的設(shè)計(jì)編譯與設(shè)計(jì)仿真
2.2.21位全加器的設(shè)計(jì)編譯
2.2.31位全加器的設(shè)計(jì)仿真
任務(wù)2.31位全加器的硬件設(shè)計(jì)
2.3.1PLD的設(shè)計(jì)編程與配置
2.3.21位全加器的電路結(jié)構(gòu)
2.3.31位全加器的設(shè)計(jì)下載
2.3.41位全加器的硬件設(shè)計(jì)與驗(yàn)證
任務(wù)2.44位全加器的層次化圖形設(shè)計(jì)
2.4.1底層電路圖形符號(hào)的創(chuàng)建與調(diào)用
2.4.24位全加器的層次化圖形設(shè)計(jì)輸入
2.4.34位全加器的設(shè)計(jì)編譯與功能仿真
2.4.44位全加器的硬件電路與實(shí)現(xiàn)
2.4.54位全加器電路設(shè)計(jì)中總線的應(yīng)用
項(xiàng)目33人多數(shù)表決器電路的VHDL設(shè)計(jì)
任務(wù)3.1認(rèn)識(shí)VHDL語(yǔ)言
3.1.1VHDL語(yǔ)言的程序結(jié)構(gòu)
3.1.2VHDL的數(shù)據(jù)結(jié)構(gòu)
3.1.3全加器的VHDL實(shí)體描述
任務(wù)3.2基本門電路的VHDL設(shè)計(jì)
3.2.1VHDL的結(jié)構(gòu)體描述方式
3.2.2信號(hào)賦值語(yǔ)句
3.2.3基本門電路的VHDL設(shè)計(jì)
任務(wù)3.33人多數(shù)表決器電路設(shè)計(jì)
3.3.13人多數(shù)表決器的邏輯行為
3.3.23人多數(shù)表決器的設(shè)計(jì)
3.3.33人多數(shù)表決器的硬件電路設(shè)計(jì)與實(shí)現(xiàn)
項(xiàng)目4簡(jiǎn)易8路搶答器電路設(shè)計(jì)
任務(wù)4.1編碼器的VHDL設(shè)計(jì)
4.1.1進(jìn)程(PROCESS)語(yǔ)句
4.1.2IF語(yǔ)句
4.1.3普通編碼器的VHDL設(shè)計(jì)
4.1.4優(yōu)先編碼器的VHDL設(shè)計(jì)
任務(wù)4.2譯碼器的VHDL設(shè)計(jì)
4.2.1變量說(shuō)明與賦值語(yǔ)句
4.2.2CASE語(yǔ)句
4.2.3普通譯碼器
4.2.4顯示譯碼器
任務(wù)4.3搶答組號(hào)顯示電路的設(shè)計(jì)
4.3.1搶答組號(hào)顯示電路的結(jié)構(gòu)
4.3.2搶答組號(hào)顯示電路的FPGA設(shè)計(jì)
4.3.3搶答組號(hào)顯示電路的硬件電路與實(shí)現(xiàn)
任務(wù)4.4鎖存器的VHDL設(shè)計(jì)
4.4.1時(shí)鐘信號(hào)的表示方法
4.4.2鎖存器的VHDL設(shè)計(jì)
4.4.3常用觸發(fā)器的VHDL設(shè)計(jì)
任務(wù)4.5簡(jiǎn)易8路搶答器的設(shè)計(jì)
4.5.1搶答組號(hào)1~8的顯示電路的FPGA設(shè)計(jì)
4.5.2簡(jiǎn)易8路搶答器的FPGA設(shè)計(jì)
4.5.3簡(jiǎn)易8路搶答器的硬件設(shè)計(jì)與實(shí)現(xiàn)
項(xiàng)目5計(jì)時(shí)器電路設(shè)計(jì)
任務(wù)5.1計(jì)數(shù)器的VHDL設(shè)計(jì)
5.1.1計(jì)數(shù)器設(shè)計(jì)相關(guān)概念
5.1.2加計(jì)數(shù)器的VHDL設(shè)計(jì)
5.1.3減計(jì)數(shù)器的VHDL設(shè)計(jì)
5.1.4可逆計(jì)數(shù)器的VHDL設(shè)計(jì)
5.1.5計(jì)時(shí)器中計(jì)數(shù)器的VHDL設(shè)計(jì)
任務(wù)5.2秒脈沖產(chǎn)生電路的VHDL設(shè)計(jì)
5.2.1固定分頻器的VHDL設(shè)計(jì)
5.2.2可預(yù)置分頻器的VHDL設(shè)計(jì)
5.2.3占空比為50%的分頻器VHDL設(shè)計(jì)
5.2.4秒脈沖產(chǎn)生電路的VHDL設(shè)計(jì)
任務(wù)5.3動(dòng)態(tài)掃描顯示電路的設(shè)計(jì)
5.3.1塊結(jié)構(gòu)BLOCK語(yǔ)句
5.3.2位碼信號(hào)產(chǎn)生電路的VHDL設(shè)計(jì)
5.3.3顯示數(shù)據(jù)選擇器的VHDL設(shè)計(jì)
5.3.4動(dòng)態(tài)掃描顯示電路的FPGA設(shè)計(jì)
5.3.5動(dòng)態(tài)掃描顯示電路的硬件設(shè)計(jì)
任務(wù)5.4計(jì)時(shí)器電路的設(shè)計(jì)
5.4.1元件例化語(yǔ)句
5.4.2計(jì)時(shí)器電路的結(jié)構(gòu)描述設(shè)計(jì)
5.4.3計(jì)時(shí)器電路的硬件電路與實(shí)現(xiàn)
項(xiàng)目6交通燈控制器電路設(shè)計(jì)
任務(wù)6.1有限狀態(tài)機(jī)的VHDL設(shè)計(jì)
6.1.1有限狀態(tài)機(jī)的基本結(jié)構(gòu)
6.1.2有限狀態(tài)機(jī)的VHDL進(jìn)程結(jié)構(gòu)
6.1.3用戶自定義數(shù)據(jù)類型定義語(yǔ)句
6.1.4串行數(shù)據(jù)檢測(cè)器有限狀態(tài)機(jī)的VHDL設(shè)計(jì)
任務(wù)6.2有限狀態(tài)機(jī)的圖形化設(shè)計(jì)
6.2.1有限狀態(tài)機(jī)的圖形化設(shè)計(jì)步驟
6.2.2串行數(shù)據(jù)檢測(cè)器有限狀態(tài)機(jī)的圖形化設(shè)計(jì)
任務(wù)6.3交通燈控制器的VHDL設(shè)計(jì)
6.3.1交通燈控制器的狀態(tài)轉(zhuǎn)換圖
6.3.2倒計(jì)時(shí)電路的設(shè)計(jì)
6.3.3倒計(jì)時(shí)顯示電路的設(shè)計(jì)
6.3.4交通燈控制器主控電路的設(shè)計(jì)
6.3.5交通燈控制器的FPGA設(shè)計(jì)
附錄全加器的MAX+plusⅡ平臺(tái)設(shè)計(jì)開發(fā)
參考文獻(xiàn)
新書資訊