《數字電子電路與邏輯設計》主要介紹數字電子電路與邏輯設計的基本理論、基本分析與設計方法，使用可編程邏輯器件設計電子電路的軟件平臺和電路仿真，以提高學生的數字電子電路分析與邏輯設計水平，以及分析問題、解決問題的能力為出發點，以培養“厚基礎、寬口徑、會應用、能發展”的卓越人才為目的。
全書共10章，內容包括緒論、常用的半導體器件基礎、邏輯代數基礎、集成邏輯門電路、組合邏輯電路、集成觸發器、時序邏輯電路、脈沖信號的產生與整形、半導體存儲器和可編程器件、可編程邏輯器件開發及應用等。每章之后均附有思考題和習題，書中附有部分仿真設計程序代碼。
《數字電子電路與邏輯設計》深入淺出，通俗易懂，具有良好的可讀性，實用性強。
《數字電子電路與邏輯設計》內容全面，可作為大學本科電子信息類、自動化等專業的教材或參考書，也可供自學考試和成人教育有關專業選用，還可供研究生及從事電子技術開發應用的工程技術人員參考。
劉可文主編的《數字電子電路與邏輯設計》力求在內容、結構和理論教學上著眼應用，淡化不實用的理論內容，本書介紹數字電子電路與邏輯設計的基本理論、基本分析與設計方法，集中系統地介紹QuartusⅡ的應用，注重新器件的介紹及應用，內容的深度和廣度符合現階段普通高等學校電子信息類專業的教學要求，其內容的編排立足于能夠開展卓越工程師培養的教學需求，內容簡明清晰、通俗易懂，便于自學，強調工程應用實際和軟件仿真功能。
前言
第1章 緒論
1.1 概述
1.1.1 模擬電路與數字電路
1.1.2 數字電路及其特點
1.1.3 二值邏輯與數字信號的描述
1.2 數制與碼制
1.2.1 數制
1.2.2 碼制
1.3 二進制數運算
1.3.1 二進制數的算術運算
1.3.2 二進制數的負數表示方式
思考題
習題
第2章 常用的半導體器件基礎
前言
第1章 緒論
1.1 概述
1.1.1 模擬電路與數字電路
1.1.2 數字電路及其特點
1.1.3 二值邏輯與數字信號的描述
1.2 數制與碼制
1.2.1 數制
1.2.2 碼制
1.3 二進制數運算
1.3.1 二進制數的算術運算
1.3.2 二進制數的負數表示方式
思考題
習題
第2章 常用的半導體器件基礎
2.1 半導體基礎知識
2.1.1 本征半導體
2.1.2 雜質半導體
2.1.3 PN結的形成及特性
2.2 半導體二極管
2.2.1 二極管的結構
2.2.2 二極管的伏安特性
2.2.3 二極管的主要參數
2.2.4 二極管的等效電路和分析方法
2.2.5 二極管的應用
2.2.6 其他特殊的二極管
2.3 場效應管
2.3.1 結型場效應管
2.3.2 絕緣柵場效應管
2.3.3 各種場效應管的特性比較及注意事項
2.4 雙極性三極管
2.4.1 BJT的結構及類型
2.4.2 BJT的電流分配與放大原理
2.4.3 BJT的共射特性曲線
2.4.4 BJT的主要參數
2.4.5 溫度對BJT管特性及參數的影響
2.4.6 BJT的選型
思考題
習題
第3章 邏輯代數基礎
3.1 邏輯代數的基本概念
3.1.1 基本邏輯運算
3.1.2 組合邏輯運算
3.2 邏輯代數的基本公式與定理
3.2.1 邏輯代數的基本公式
3.2.2 邏輯代數的常用定理及定律
3.2.3 七個常用的公式
3.2.4 三個基本規則
3.3 邏輯函數的代數化簡法
3.3.1 邏輯函數及其表示方法
3.3.2 同一邏輯關系邏輯式形式的多樣性
3.3.3 邏輯函數的化簡方法及步驟
3.4 邏輯函數的卡諾圖化簡法
3.4.1 最小項和最大項的定義
3.4.2 最小項和最大項的性質
3.4.3 邏輯函數表示的標準式
3.4.4 用卡諾圖表示邏輯函數及化簡
3.5 具有無關項邏輯函數的卡諾圖化簡
思考題
習題
第4章 集成邏輯門電路
4.1 二極管元件門電路
4.1.1 二極管的特性
4.1.2 二極管元件邏輯門電路
4.2 TTL邏輯門電路
4.2.1 雙極型三極管的開關特性
4.2.2 TTL“非”門的基本結構及工作原理
4.2.3 TTL邏輯門電路
4.2.4 集電極開路門和三態門電路
4.3 MOS邏輯門電路
4.3.1 MOS門電路簡介
4.3.2 CMOS反相器
4.3.3 CMOS邏輯門電路
4.3.4 CMOS漏極開路門和三態輸出門
4.3.5 CMOS傳輸門電路
4.3.6 NMOS邏輯門電路
4.4 其他類型邏輯門電路
4.4.1 發射極耦合邏輯門電路
4.4.2 BiCMOS邏輯門電路
4.4.3 改進型TTL門電路——抗飽和TTL電路
4.5 邏輯門電路的Verilog HDL
4.5.1 門電平模型化
4.5.2 基本門電路的描述方法
4.5.3 三態門電路Verilog HDL建模
4.5.4 雙向門電路Verilog HDL建模
4.6 邏輯門電路的應用
4.6.1 TTL與CMOS器件之間的接口問題
4.6.2 TTL和CMOS電路帶負載時的接口問題
4.6.3 集成邏輯門電路使用中的抗干擾措施
4.7 正負邏輯問題
4.7.1 正負邏輯的規定
4.7.2 正負邏輯的邏輯符號
4.7.3 混合邏輯中邏輯符號的變換
思考題
習題
第5章 組合邏輯電路
5.1 概述
5.2 組合邏輯電路的分析
5.3 組合邏輯電路的設計
5.4 組合邏輯電路中的競爭冒險
5.4.1 競爭冒險產生的原因與判別方法
5.4.2 消除競爭冒險現象的方法
5.5 中規模組合邏輯電路功能部件及應用
5.5.1 編碼器
5.5.2 譯碼器/數據分配器
5.5.3 數據選擇器
5.5.4 加法器
5.5.5 數值比較器
思考題
習題
第6章 集成觸發器
6.1 RS觸發器
6.1.1 基本RS觸發器
6.1.2 邏輯門控RS觸發器
6.2 鐘控觸發器
6.2.1 鐘控RS觸發器
6.2.2 鐘控JK觸發器
6.2.3 D觸發器
6.2.4 T觸發器和T'觸發器
6.3 觸發器功能的轉換
6.3.1 用JK觸發器轉換成其他功能的觸發器
6.3.2 用D觸發器轉換成其他功能的觸發器
思考題
習題
第7章 時序邏輯電路
7.1 時序邏輯電路的基本概念
7.1.1 時序邏輯電路的模型
7.1.2 時序邏輯電路的分類
7.1.3 時序電路邏輯功能的表達方法
7.2 時序邏輯電路的分析方法
7.2.1 同步時序邏輯電路分析的一般步驟
7.2.2 同步時序邏輯電路設計的一般步驟
7.3 常用的時序邏輯電路
7.3.1 寄存器和移位寄存器
7.3.2 計數器
7.3.3 順序脈沖發生器
7.4 綜合示例
思考題
習題
第8章 脈沖信號的產生與整形
8.1 脈沖信號的基本參數
8.2 施密特觸發器
8.2.1 施密特觸發器的工作特點
8.2.2 由門電路組成的施密特觸發器
8.2.3 集成施密特觸發器
8.2.4 施密特觸發器的應用
8.3 單穩態觸發器
8.3.1 單穩態觸發器的工作特點
8.3.2 由門電路組成的微分型單穩態觸發器
8.3.3 集成單穩態觸發器
8.3.4 單穩態觸發器的應用
8.4 多諧振蕩器
8.4.1 多諧振蕩器的工作特點
8.4.2 由門電路組成的多諧振蕩器
8.4.3 施密特觸發器構成多諧振蕩器
8.4.4 石英晶體振蕩器
8.5 555定時器
8.5.1 555定時器的工作特點
8.5.2 由555定時器組成的單穩態觸發器
8.5.3 555定時器構成施密特觸發器
8.5.4 555定時器構成多諧振蕩器
8.6 綜合示例
思考題
習題
第9章 半導體存儲器和可編程器件
9.1 隨機存取存儲器
9.1.1 隨機存取存儲器
9.1.2 RAM存儲容量的擴展
9.1.3 集成的RAM簡介
9.2 只讀存儲器
9.3 可編程邏輯器件
9.3.1 可編程邏輯器件概述
9.3.2 PLD電路的表示法
9.3.3 可編程陣列邏輯器件簡介
9.3.4 通用可編程陣列邏輯器件
9.3.5 低密度可編程陣列邏輯器件的編程
9.4 復雜可編程邏輯器件
9.4.1 復雜可編程邏輯器件的結構
9.4.2 復雜可編程邏輯器件的邏輯模塊
9.4.3 CPLD的連線區和I/O模塊
9.4.4 JTAG接口和軟件配置
9.5 現場可編程門陣列
9.5.1 FPGA器件的基本結構
9.5.2 FPGA器件的可配置邏輯塊
9.5.3 FPGA器件的輸入/輸出模塊
9.5.4 FPGA器件的布線資源和全局連接
思考題
習題
第10章 可編程邏輯器件開發及應用
10.1 Quartus Ⅱ軟件的設計流程
10.2 Quartus Ⅱ 11.1軟件安裝
10.2.1 Quartus Ⅱ軟件簡介
10.2.2 Quartus Ⅱ軟件安裝
10.3 Quartus Ⅱ 11.1使用簡介
10.3.1 硬件描述語言輸入設計
10.3.2 原理圖設計輸入
10.4 Quartus Ⅱ 9.0原理圖輸入設計
10.5 綜合設計應用示例
習題
漢英名詞術語對照
參考文獻
第1章 緒 論
<br>本章主要敘述數字電路的特點、應用及分類，數制，數制之間的轉換，二進制數的運算，碼
<br>制的表示方法及其意義。
<br>1.1 概 述
<br>數字技術是研究數字電路及其在各學科領域應用的一門學科，它的發展與電子器件緊密
<br>相關，器件每次的更新換代都極大地促進數字技術飛速的發展。
<br>數字電路的發展不僅在集成度方面，而在半導體器件的材料、結構和生產工藝上均有所體
<br>現。數字集成器件所用的材料以硅材料為主。在高速電路中，數字集成器件也使用化合物半
<br>導體材料，如砷化鎵等。
<br>邏輯門是數字集成電路的主要單元電路，按照結構和工藝分為雙極型、MOS型和雙極G
<br>MOS型。晶體管晶體管邏輯門電路（TTL）問世較早，其工藝經過不斷改進，是至今仍在使
<br>用的基本邏輯器件之一。隨著金屬氧化物半導體（MOS）工藝，特別是CMOS工藝的發展，
<br>集成電路有很高的電路集成度和工作速度，并且功耗很低，因此TTL的主導地位已被CMOS
<br>器件所取代。
<br>從20世紀80年代開始，超大規模的專用集成電路（ApplicationSpecificIntegrated
<br>Circuit，ASIC）制作技術不斷成熟。廠商可以代用戶將用戶設計的復雜數字系統制作在一塊
<br>芯片上，得到所需的片上系統。與此同時，各種用戶可編程邏輯器件（ProgrammableLogic
<br>Device，PLD），如可編程陣列邏輯（ProgrammableArrayLogic，PAL）、可編程通用陣列邏輯器
<br>件（GenericArrayLogic，GAL）、現場可編程門陣列（FieldProgrammableGateLogic，FPGA）
<br>等也伴隨產生。利用PLD，用戶只需編制一定的程序（通常稱為軟件），將其下載（輸入）到可
<br>編程器件中，便可得到用戶要設計的具有特定功能的芯片。這些專用和通用系統級芯片的應
<br>用不僅極大地提高了系統的性能，而且能將數字系統的設計、安裝、調試融為一體，使硬件設計
<br>軟件化，從而縮短了設備研制周期，降低了成本。ASIC 已成為當今數字技術發展的主要
<br>方向。
<br>21世紀是信息數字化的時代，數字化是人類進入信息時代的必要條件。數字邏輯設計是
<br>數字技術的基礎，是信息類各專業的主要技術基礎課程之一。
<br>1.1.1 模擬電路與數字電路
<br>1. 模擬信號與模擬電路
<br>人們在自然界感知的許多物理量中，有一些物理量如速度、壓力、溫度、聲音、質量及位置
<br>等具有一個共同的特點，即它們在時間上是連續變化的，幅值上也是連續取值的。這種連續變
<br>化的物理量稱為模擬量，表示模擬量的信號稱為模擬信號，處理模擬信號的電子電路稱為模擬
<br>電路。在工程技術中，為了便于處理和分析，通常用傳感器將模擬量轉換為與之成比例的電壓
<br>或電流信號，然后再送到電子系統中進―步處理。電壓和電流常用圖形來表示，如圖1G1（a）所
<br>示為由熱電偶得到的一個模擬電壓信號波形。
<br>2. 數字信號與數字電路
<br>與模擬量相對應的另一類物理量稱為數字量。它們在一系列離散的時刻取值，數值的大
<br>小和每次的增減都是量化單位的整數倍，即它們是一系列時間離散、數值也離散的信號。表示
<br>數字量的信號稱為數字信號。將工作于數字信號下的電子電路稱為數字電路。
<br>隨著計算機的廣泛應用，絕大多數電子系統都采用計算機來對信號進行處理。由于計算
<br>機無法直接處理模擬信號，所以需將模擬信號轉換為數字信號。
<br>3. 模擬量的數字化轉換
<br>如圖1G1所示為模擬量轉換為數字量過程中的各種波形圖。將一個模擬信號轉換為數字
<br>量要經過采樣、保持、量化、編碼四個環節，最后得到一個時間與幅值均離散的數字信號。如
<br>圖1G1（b）所示為模擬信號通過采樣與保持電路后得到的采樣信號；如圖1G1（c）所示為采樣信
<br>號經量化編碼后得到的數字信號波形。在滿足特定條件（香農定理等）時，轉換后的數字信號
<br>可以不失真地還原為原來的模擬信號。
<br>1.1.2 數字電路及其特點
<br>1. 數字電路的特點
<br>數字電路主要有下列優點。
<br>1）穩定性高，可重復性好
<br>數字電路的工作可靠，穩定性好。一般而言，對于一個給定的輸入信號，數字電路的輸出
<br>總是相同的。模擬電路的輸出則隨著外界溫度和電源電壓的變化，以及器件的老化等因素而
<br>發生變化。
<br>2）易于設計
<br>數字電路又稱為數字邏輯電路，它主要對用0和1表示的數字信號進行邏輯運算和處理，
<br>不需要復雜的數學知識，廣泛使用的數學工具是邏輯代數。數字電路能夠可靠地區分0和1
<br>兩種狀態就可以正常工作，電路的精度要求不高。因此，數字電路的分析與設計相對較容易。
<br>3）大批量生產，成本低廉
<br>數字電路結構簡單，體積小，通用性強，容易制造且成本低廉。
<br>4）可編程
<br>現代數字系統的設計大多采用可編程邏輯器件，即廠家生產的一種半成品芯片。用戶根
<br>據需要用硬件描述語言（HDL）在計算機上完成電路設計和仿真，并寫入芯片，這給用戶研制
<br>開發產品帶來了極大的方便和靈活性。
<br>5）速度高，功耗低
<br>隨著集成電路工藝的發展，數字器件的工作速度越來越高，而功耗越來越低。集成電路中單
<br>管的開關時間可以小于10-11s；在整體器件中，信號從輸入到輸出的傳輸時間小于2×10-9s；百
<br>萬門以上超大規模集成芯片的功耗可以低達毫瓦級。由于具有這些優點，數字電路在眾多領域
<br>取代模擬電路。可以肯定的是，這趨勢將繼續發展。
<br>2. 數字電路的分析、設計與測試
<br>1）數字電路的分析方法
<br>數字電路處理的是數字信號，電路中的半導體器件工作在開關狀態，如晶體管工作在飽和
<br>區或截止區，所以不能采用模擬電路的分析方法，如小信號模型分析法。數字電路又稱為邏輯
<br>電路，在電路結構、功能和特點等方面均不同于模擬電路，主要研究的對象是電路的輸出與輸
<br>入之間的邏輯關系，因而，數字電路的分析方法與模擬電路完全不同，所采用的分析工具是邏
<br>輯代數，表達電路輸出與輸入的關系主要用真假表、功能表、邏輯表達式或波形圖。
<br>隨著計算機技術的發展，借助計算機仿真軟件，可以更直觀、更快捷、更全面地對電路進行
<br>分析。不僅可以對數字電路，而且可以對數模混合電路進行仿真分析；不僅可以進行電路的功
<br>能仿真，顯示邏輯仿真的波形結果，以檢查邏輯錯誤，而且可以考慮器件從連線的延遲時間，進
<br>行時序仿真，檢測電路中存在的冒險競爭、時序錯誤等問題。
<br>2）數字電路的設計方法
<br>數字電路的設計是從給定的邏輯功能要求出發，確定輸入、輸出變量，然后選擇適當的邏
<br>輯器件，并設計出符合要求的邏輯電路。設計進程一般有方案的提出、驗證和修改三個階段。
<br>設計方式分為傳統的設計方式和基于EDA 軟件的設計方式。傳統的硬件電路設計全過程都
<br>由人工完成，硬件電路的驗證和調試是在電路構成后進行的，電路存在的問題只能在驗證后發
<br>現。如果存在的問題較多，有可能重新設計電路，因而設計周期長，資源浪費大，不能滿足大規
<br>模集成電路設計的要求。基于EDA 軟件的設計方式是借助計算機來快速準確地完成電路的
<br>設計。設計者提出方案后，利用計算機進行邏輯分析、性能分析、時序測試，如果發現錯誤或方
<br>案不理想，可以重復上述過程直至得到滿意的電路，然后進行硬件電路的實現。這種方法提高
<br>了設計質量，縮短了設計周期，節省了設計費用，最終提高產品的競爭力。因此，EDA 軟件已
<br>成為設計人員不可缺少的有效工具。
<br>EDA 軟件的種類較多，大多數軟件包含以下主要工具。
<br>（1）原理圖輸入。設計者可以如同在紙上畫電路一樣，將邏輯電路圖輸入到計算機，軟件
<br>自動檢查電路的接線、電源及地線的連接、信號的連接等。
<br>（2）HDL文本輸入。硬件描述語言用文本的形式描述硬件電路的功能、信號連接關系及
<br>時序關系。它雖然沒有圖形輸入那么直觀，但功能更強，可以進行大規模、多個芯片的數字系
<br>統的設計。常用的HDL有ABEL、VHDL和VerilogHDL等。
<br>（3）測試平臺。當邏輯電路的設計輸入計算機后，需測試邏輯功能或時序關系的正確性。
<br>測試平臺用于編寫或繪制激勵信號。
<br>（4）仿真和綜合工具。仿真工具包括對電路的功能仿真和時序仿真。功能仿真用于驗證
<br>電路的功能和邏輯關系是否正確。時序仿真考慮門及連線的延時，驗證系統內部工作過程及
<br>輸入輸出的時序關系是否滿足設計要求。
<br>綜合工具將HDL描述的電路邏輯關系轉換為門和觸發器等元件及其相互連接的電路形式。
<br>3）數字電路的測試技術
<br>數字電路在正確設計和安裝后須持有下列基本儀器設備。
<br>（1）數字電壓表，用來測量電路中各點的電壓，并觀察其測試結果是否與理論分析一致。
<br>（2）電子示波器，常用來觀察電路各點的波形。一個復雜的數字系統，在主頻率信號源的
<br>激勵下，有關邏輯關系可以從波形圖中得到驗證。邏輯分析儀是一種專用示波器，可以同時顯
<br>示8~32位的數字波形，十分有利于對整體電路各部分之間的邏輯關系進行分析。
<br>1.1.3 二值邏輯與數字信號的描述
<br>模擬信號的表示方式可以是數學表達式，也可以是波形圖等。數字信號的表示方式可以
<br>是二值數字邏輯及由邏輯電平描述的數字波形。
<br>1. 二值邏輯與邏輯電平
<br>數字電路使用二進制來表示數字信號。選用二進制的原因主要有兩個:一個是因為半導
<br>體物理器件的開關狀態很容易實現0、1二值邏輯；第二個原因是從數學上可以證明，選用二進
<br>制表示數值信號時，制作數字集成電路最節省元器件。
<br>在數字電路中，可以用0和1組成的二進制數表示數量的大小，也可以用0和1表示兩種
<br>不同的邏輯狀態。當表示數量時，兩個二進制數可以進行數值運算，常稱為算術運算。當用0
<br>和1描述客觀世界存在的彼此相互關聯，又相互對立的事物時，如是與非，真與假，開與關，低
<br>與高，通與斷等，這里的0和1不是數值，而是邏輯0和邏輯1。這種只有兩種對立邏輯狀態
<br>的邏輯關系稱為二值邏輯或簡稱數字邏輯。
<br>在數字電路中，電路的輸入和輸出電壓可以用半導體器件的開關特性來實現二值邏輯，也
<br>就是以高、低電平分別表示邏輯1和0兩種狀態。在實際的數字電路分析時，考慮的是信號之
<br>間的邏輯關系只要能區別出表示邏輯狀態的高、低電平，可以忽略高、低電平的具體數值。這
<br>些表示數字電壓的高、低電平通常稱為邏輯電平。應當注意，邏輯電平不是物理量，而是物理
<br>量的相對表示。邏輯電平0和1是邏輯值而非常用數。
<br>邏輯電平和邏輯值之間的對應關系有兩種表示方法。把高電平表示邏輯1，低電平表示
<br>邏輯0稱為正邏輯；把高電平表示邏輯0，低電平表示邏輯1稱為負邏輯。本書在沒有特別說
<br>明用正邏輯描述。
<br>2. 數字信號的描述方法
<br>在數字電路中，數字信號又稱為二進制信號。這類信號中的數值1或0在數字電路中可
<br>以用高電平和低電平來表示，也可以用脈沖的有無來表示，如圖1G2所示。圖中每個1或0的
<br>持續時間為T ，稱為一位（1bit）。圖1G2（a）是用高電平代表1，低電平代表0，稱為電平型數字
<br>信號；圖1G2（b）是以有脈沖代表1，無脈沖代表0，稱為脈沖型數字信號。電平型數字信號的每
<br>位數據占用一個位時間，每秒所傳輸的位數稱為數據率或比特率。
<br>在實際的數字系統中，數字信號并沒有那么理想。當它從低電平跳變到高電平，或從高電
<br>平跳到低電平時，邊沿沒有那么陡峭，而要經過一個過渡過程，分別用上升時間tr 及下降時間
<br>tf 描述，如圖1G3所示。將脈沖幅值的10%上升到90%時所經歷的時間稱為上升時間tr。下
<br>降時間則相反，從脈沖幅值的90%下降到10%時所經歷的時間稱為下降時間tf。將脈沖幅值
<br>的50%的兩個時間點所跨越的時間稱為脈沖寬度tw，對于不同類型的器件和電路，其上升和
<br>下降時間各不相同。數字信號上升和下降時間的典型值為幾納秒（ns）。T 稱為脈沖周期。q
<br>定義為占空比，表示脈沖寬度占整個脈沖周期的百分比，即q（%）＝100tw/T（%）。
<br>在數字電路中，還常用時序圖或稱為脈沖波形圖來分析時序電路的邏輯功能。表明各信
<br>號之間時序關系的波形圖稱為時序圖。圖1G4為一典型的時序圖，圖中CP為時鐘脈沖信號，
<br>它是數字系統中的時間參考信號。地址線、片選和數據寫入等信號亦示于圖1G4中。通常，數
<br>字集成電路，如存儲器和時序邏輯器件等均須附有時序圖，以便于進行數字系統的分析、設計
<br>和應用。
<br>1.2 數制與碼制
<br>用數字表示數量大小時，經常采用多位數碼。多位數碼中每一位的構成方法及從低位到
<br>高位的進位規則稱為數制。
<br>數字電路廣泛使用二進制。如果二進制的數位太長，會使得書寫和記憶很不方便。為了
<br>彌補這一不足，常采用十六進制或八進制數。本節從十進制開始介紹這些不同的數制，進而再
<br>討論這些數制間的相互轉換，最后介紹幾種常用的編碼。
<br>1.2.1 數 制
<br>1. 十進制（Decimal）
<br>“數制”是“計數進位制”的簡稱。十進制采用0、1、2、3、4、5、6、7、8、9十個不同的數碼，在
<br>計數時，“逢十進一”及“借一當十”。各個數碼處于十進制的不同數位時，所代表的數值是不同
<br>的。例如，555的數值是5×100+5×10+5×1，其中最高位數碼“5”代表數值500，中間數碼
<br>“5”代表50，最低位數碼“5”代表數值5。把100、10、1稱為十進制數數位的位權值。十進制數
<br>各個數位的位權值是10的冪。“10”稱為十進制數的基數。因此，對于任意一個十進制數的數
<br>值，都可以按位權展開
<br>N D ＝ΣKi10j （1G1）
<br>式中，Ki 為0~9等10個有效數碼中的任意一個；j＝0，±1，±2，.，±∞，為整數。10j 稱為
<br>十進制數的位權，當j 為正整數時表示整數部分數位，當j 為負整數時表示小數部分數位。例
<br>如，（358.26）D＝3×102+5×101+8×100+2×10-1+6×10-2。
<br>上述十進制數按位權展開的表示方法，可以推廣到任意進制的計數器。對于一個基數為
<br>R（R＞1）的R 進制計數制，共有0，1，.，（R-1）個不同的數碼，則一個R 進制的數按位權可
<br>展開
<br>NR ＝ΣKiRj （1G2）
<br>這種計數法稱為“R 進制”計數法，R 稱為計數制的基數或稱為計數的模（Mod）。
<br>
新書資訊