《21世紀高等院校電氣工程與自動化規劃教材：LEDA技術實用教程》隨著半導體技術和計算機技術的飛速發展，集成電路的設計方法發生了深刻的變化。硬件描述語言應運而生，它的出現標志電路設計領域的一次重大的變革。
《21世紀高等院校電氣工程與自動化規劃教材：LEDA技術實用教程》側重實戰，內容豐富，經典新穎實例兼而有之。全書共8章。第1章是EDA技術的概述和FPGA/CPLD相關產品的概述；第2章分別介紹ISE、Quartus II和Actel Libero IDE三種開發環境下FPGA工程的創建和調試方法；第3章主要介紹VHDL的基礎知識，目的是使初學者對VHDL產生系統的認識，有一定開發經驗的讀者可以跳過這部分；第4章主要介紹常用的VHDL程序結構，目的是使讀者掌握扎實的基本功；第5章主要介紹VHDL語言規范化標準和常見的Warning分析；第6章介紹Nios II軟核SOPC 系統，以具體實例講解Quartus II開發環境下軟核的創建和配置方法；第7章介紹Quartus II開發環境下各種IP核的配置方法，合理使用IP核可以簡化用戶的工程設計；第8章主要介紹Quartus II9.0軟件功能及常用輔助設計工具，這些工具可以使用戶更高效、更快速地完成其工程設計。書中列舉的大量實例都經過精心設計，包含了自頂向下的設計思想，模塊化和層次化的設計方式，全部實例都經過軟件仿真驗證或硬件實際測試。
本書的特點是注重實用、講述清楚、由淺入深，書中的實例具有很高的參考價值和實用價值，能夠使讀者掌握較多的實戰技能和經驗。它既可作為高等院校電氣、自動化、計算機、通信、電子類專業的研究生、本科生的教材或參考書，也可供廣大ASIC設計人員和電子電路設計人員閱讀參考。
第1章 緒論
1.1 EDA技術概論
1.1.1 EDA技術及發展
1.1.2 EDA技術應用
1.2 PLD及FPGA/CPLD產品概述
1.2.1 PLD技術及發展
1.2.2 PLD技術分類
1.2.3 PLD產品可編程原理
1.2.4 CPLD結構與可編程原理
1.2.5 FPGA結構與可編程原理
1.2.6 FPGA/CPLD器件配置器件
1.3 EDA設計基礎（數字系統）
小結
習題
第2章 FPGA/CPLD系統設計
2.1 FPGA/CPLD設計流程及常用開發工具
2.1.1 FPGA/CPLD設計流程
2.1.2 FPGA/CPLD常用開發工具
2.2 Quartus Ⅱ9.0軟件概述
2.2.1 Quartus Ⅱ 9.0軟件特點及支持的器件
2.2.2 Quartus Ⅱ 9.0軟件用戶界面及功能簡介
2.2.3 Quartus Ⅱ 9.0軟件設計流程
2.2.4 Quartus Ⅱ 9.0軟件設計實例
2.3 ISE10.1軟件概述
2.3.1 ISE10.1軟件特點及支持的器件
2.3.2 ISE10.1軟件用戶界面及功能簡介
2.3.3 ISE10.1軟件設計實例
2.4 Actel Libero IDE v9.1軟件概述
2.4.1 軟件特點及支持的器件
2.4.2 軟件用戶界面及功能簡介
2.4.3 Actel Libero IDE v9.1軟件設計實例
小結
習題
第3章 VHDL基礎
3.1 VHDL的基本元素
3.1.1 標識符
3.1.2 數據對象
3.1.3 數據類型
3.1.4 運算操作符
3.2 VHDL的語句基礎
3.2.1 進程語句
3.2.2 信號賦值語句
3.2.3 順序描述語句
3.2.4 并行描述語句
3.3 VHDL的屬性描述
3.3.1 值類屬性
3.3.2 函數類屬性
3.3.3 信號類屬性
3.3.4 數據類型類屬性
3.3.5 數據范圍類屬性
小結
習題
第4章 VHDL程序結構
4.1 VHDL基本建模結構
4.1.1 行為描述
4.1.2 數據流描述
4.1.3 結構描述
4.2 VHDL實體
4.2.1 實體語句
4.2.2 參數傳遞說明語句
4.2.3 參數傳遞映射語句
4.2.4 端口說明語句
4.2.5 實體說明部分
4.3 VHDL結構體
4.3.1 結構體名
4.3.2 結構體說明部分
4.3.3 并行處理語句
4.4 子程序
4.4.1 過程
4.4.2 函數
4.5 VHDL庫和程序包
4.5.1 庫
4.5.2 程序包
4.6 元件和配置
4.6.1 默認連接和默認配置
4.6.2 元件配置
4.6.3 塊的配置
4.6.4 結構體配置
小結
習題
第5章 VHDL語言規范化標準及常見Warning分析
5.1 編碼設計
5.1.1 結構化設計
5.1.2 代碼描述
5.1.3 內部命名規則
5.1.4 其他
5.2 可綜合代碼描述規則
5.2.1 概述
5.2.2 復位
5.2.3 時鐘
5.2.4 接口異步信號處理
5.2.5 寄存器和鎖存器
5.2.6 有限狀態機
5.2.7 使用Case語句的多路復用
5.2.8 編碼器
5.2.9 譯碼器
5.2.10 計數器
5.2.11 運算
5.2.12 I/O
5.2.13 異步設計
5.3 優化設計
5.3.1 標準單元實現
5.3.2 復雜邏輯運算單元共享
5.3.3 中間信號
5.3.4 針對目標FPGA的優化
5.3.5 綜合工具設置優化
5.4 常見Warning分析
小結
習題
第6章 NIOS軟核SOPC系統設計
6.1 Nios Ⅱ軟核SOPC系統
6.1.1 SOPC技術簡介
6.1.2 Nios Ⅱ軟核SOPC系統結構及開發環境
6.2 Nios Ⅱ指令系統
6.2.1 寄存器結構
6.2.2 尋址方式
6.2.3 Nios Ⅱ指令集
6.2.4 Nios Ⅱ定制指令
6.3 SOPC硬件系統開發
6.3.1 硬件開發流程及環境介紹
6.3.2 創建Quartus Ⅱ工程
6.3.3 生成Nios Ⅱ系統
6.3.4 集成Nios Ⅱ系統到Quartus Ⅱ工程
6.3.5 Quartus Ⅱ工程編譯及下載
6.4 SOPC軟件系統開發
6.4.1 軟件開發流程及環境介紹
6.4.2 HAL系統庫
6.4.3 Nios Ⅱ IDE用戶應用程序建立
6.5 Nios Ⅱ外圍設備
6.5.1 SDRAM控制器
6.5.2 CFI控制器
6.5.3 EPCS設備控制器
6.5.4 PIO控制器
6.5.5 定時器控制器
6.5.6 DMA控制器
6.5.7 SPI核
6.5.8 UART核
6.5.9 JTAGUART核
6.5.10 系統ID核
6.5.11 PLL核
6.5.12 mutex核
6.6 SOPC系統深入設計--用戶定制外設
6.6.1 元件開發流程
6.6.2 硬件設計
6.6.3 軟件設計
6.6.4 驗證設計
6.6.5 共享元件
小結
習題
第7章 Altera的IP核工具
7.1 基本概念
7.1.1 IP核的概念
7.1.2 Altera可提供的IP核
7.2 Altera基本宏功能設計實現
7.2.1 基本宏功能定制
7.2.2 基本宏功能實現
7.2.3 設計實例
7.3 Altera IP核設計實現
7.3.1 IP核定制
7.3.2 IP核實現
7.3.3 設計實例
小結
習題
第8章 Quartus Ⅱ 9.0軟件功能及常用輔助設計工具
8.1 I/O分配驗證
8.1.1 I/O分配驗證簡介
8.1.2 I/O分配驗證運行
8.2 功率分析
8.2.1 Excel-based功率計算器
8.2.2 Simulation-based功率估算
8.3 原理圖觀察工具
8.3.1 RTL閱讀器
8.3.2 技術映射查看器
8.4 SignalProbe及SignalTap Ⅱ邏輯分析器
8.4.1 SignalProbe
8.4.2 SignalTap Ⅱ邏輯分析器
8.5 時序收斂平面布局規劃器和器件規劃圖
8.5.1 概述
8.5.2 設計流程
8.6 Quartus Ⅱ 9.0支持的第三方工具
8.6.1 NativeLink與WYSIWYG
8.6.2 Modelsim仿真工具
8.6.3 Synplify/Sinplify Pro綜合工具
小結
習題
參考文獻
新書資訊