《超大規模集成電路設計/21世紀高等院校電子信息類規劃教材》根據超大規模集成電路設計的工程需要來確定知識結構，內容涵蓋了超大規模集成電路設計流程中的各個知識點，系統地介紹了超大規模集成電路的設計思想、原理、方法和技術。主要內容包括數字集成電路設計概述、VLSI設計方法學、Verilog硬件描述語言、VerilogHDL邏輯設計方法、VLSI設計的驗證方法、EDA工具的使用方法、低功耗設計技術、可測性設計方法，以及3個設計實例。全書設計實例豐富且介紹詳盡，通過學習，學生能夠深入了解各個設計環節，加深對設計方法的理解，提高其工程實踐能力。
《超大規模集成電路設計/21世紀高等院校電子信息類規劃教材》可作為高等學校電子信息類各專業本科生和研究生的教材，也可供相關的工程技術人員參考。
第1章 數字集成電路設計概述
1.1 數字集成電路的發展歷史與現狀
1.1.1 機械式計算機的啟蒙時代
1.1.2 電子技術和半導體技術的誕生和發展
1.2 現代數字IC設計方法的發展
1.2.1 自底向上的設計方法
1.2.2 自頂向下的設計方法
1.2.3 自頂向下與自底向上相結合的設計方法
1.3 數字IC前端設計語言及后端設計軟件
1.3.1 Verilog硬件描述語言
1.3.2 VHDL設計語言
1.3.3 驗證和驗證語言
1.3.4 數字IC設計后端EDA工具
1.4 數字IC的設計模式
1.4.1 全定制設計模式
1.4.2 標準單元設計模式
1.4.3 門陣列設計模式
1.4.4 宏模塊設計模式
1.4.5 FPGA設計模式
1.4.6 不同設計模式的比較
1.5 數字IC設計面臨的挑戰
1.5.1 工藝極限的挑戰
1.5.2 投資風險的挑戰
1.5.3 IC工程師面臨的挑戰
1.5.4 項目管理上的挑戰
1.6 集成電路的分類
1.6.1 按用途分類
1.6.2 按集成度分類
1.6.3 按設計與制造過程分類
1.7 集成電路設計與制造相關的常用術語和基本概念
1.8 集成電路設計質量評價
第2章 VLSI設計方法學
2.1 VLSI設計流程簡介
2.2 系統體系結構設計
2.2.1 系統體系結構設計的內容及方法
2.2.2 系統體系結構設計實例
2.3 RTL代碼編寫
2.4 RTL代碼功能仿真
2.5 綜合優化
2.6 可測性設計
2.7 后端布局布線
2.8 時序仿真
2.9 靜態時序分析與時序收斂
2.9.1 靜態時序分析
2.9.2 時序收斂
2.10 CMOS工藝選擇
2.11 IC產業的變革及對設計方法的影響
第3章 Verilog硬件描述語言
第4章 VerilogHDL邏輯設計方法
第5章 VLSI設計的驗證方法
第6章 EDA工具的使用方法
第7章 低功耗設計技術
第8章 可測性設計方法
第9章 VLSl設計實例1：AES密碼處理器設計
第10章 VLSI設計實例2：SMS4密碼處理器設計
第11章 VLSI設計實例3——RSA密碼處理器設計
參考文獻
新書資訊