本書(shū)介紹邏輯代數(shù)的基本知識(shí)及其數(shù)字邏輯電路的基本分析和設(shè)計(jì)方法。全書(shū)共分8章。主要內(nèi)容包括邏輯代數(shù)的基本知識(shí)，組合邏輯電路的分析與設(shè)計(jì)，時(shí)序邏輯電路的分析與設(shè)計(jì)，脈沖波形產(chǎn)生電路，數(shù)模和模數(shù)轉(zhuǎn)換電路，半導(dǎo)體存儲(chǔ)器和可編程邏輯器件等。章末都配有小結(jié)、關(guān)鍵術(shù)語(yǔ)、自測(cè)題、習(xí)題和實(shí)驗(yàn)與實(shí)訓(xùn)等，便于讀者鞏固所學(xué)理論知識(shí)，提高分析問(wèn)題和解決問(wèn)題的能力。
本書(shū)可作為高職高專(zhuān)院校電子、電氣、自動(dòng)化、計(jì)算機(jī)等有關(guān)專(zhuān)業(yè)的教材，也可作為自學(xué)者及科技人員參考用書(shū)。
本教材以高職電子類(lèi)專(zhuān)業(yè)的人才培養(yǎng)和學(xué)生就業(yè)崗位特點(diǎn)分析出發(fā)，從學(xué)生最需要的基礎(chǔ)知識(shí)出發(fā)，重點(diǎn)強(qiáng)調(diào)“實(shí)踐性”、“實(shí)用性”和“工程性”。 本書(shū)在原有的第一版基礎(chǔ)上，針對(duì)內(nèi)容完善、工程實(shí)例、實(shí)踐環(huán)節(jié)的補(bǔ)充等方面，使本次改版的教材在原來(lái)的基礎(chǔ)上，更加適合高職學(xué)生的學(xué)習(xí)特色。
第1章 邏輯代數(shù)基礎(chǔ)
1.1 模擬信號(hào)和數(shù)字信號(hào)
1.1.1 模擬信號(hào)和數(shù)字信號(hào)
1.1.2 模擬量的數(shù)字表示
1.1.3 數(shù)字電路的特點(diǎn)和分類(lèi)
1.2 數(shù)制和碼制
1.2.1 數(shù)制
1.2.2 碼制
1.3 邏輯代數(shù)的基本運(yùn)算
1.3.1 與運(yùn)算(邏輯與)
1.3.2 或運(yùn)算(邏輯或)
1.3.3 非運(yùn)算(邏輯非)
1.4 邏輯代數(shù)的基本定律及規(guī)則
1.4.1 基本定律
1.4.2 常用公式
第1章 邏輯代數(shù)基礎(chǔ)
1.1 模擬信號(hào)和數(shù)字信號(hào)
1.1.1 模擬信號(hào)和數(shù)字信號(hào)
1.1.2 模擬量的數(shù)字表示
1.1.3 數(shù)字電路的特點(diǎn)和分類(lèi)
1.2 數(shù)制和碼制
1.2.1 數(shù)制
1.2.2 碼制
1.3 邏輯代數(shù)的基本運(yùn)算
1.3.1 與運(yùn)算(邏輯與)
1.3.2 或運(yùn)算(邏輯或)
1.3.3 非運(yùn)算(邏輯非)
1.4 邏輯代數(shù)的基本定律及規(guī)則
1.4.1 基本定律
1.4.2 常用公式
1.4.3 重要規(guī)則
1.5 邏輯函數(shù)及其表示方法
1.5.1 邏輯函數(shù)
1.5.2 邏輯函數(shù)的表示方法
1.5.3 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式
1.6 邏輯函數(shù)的化簡(jiǎn)
1.6.1 邏輯函數(shù)的最簡(jiǎn)表達(dá)式
1.6.2 邏輯函數(shù)的公式法化簡(jiǎn)
1.6.3 邏輯函數(shù)的卡諾圖化簡(jiǎn)法
1.6.4 具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)
1.7 數(shù)字系統(tǒng)一般故障的檢查和排除
1.7.1 直觀檢查法
1.7.2 測(cè)量電阻法
1.7.3 靜態(tài)測(cè)量
1.7.4 動(dòng)態(tài)測(cè)量
小結(jié)
關(guān)鍵術(shù)語(yǔ)
自我測(cè)試題
習(xí)題
第2章 邏輯門(mén)電路
2.1 基本邏輯門(mén)
2.1.1 與門(mén)
2.1.2 或門(mén)
2.1.3 與門(mén)和或門(mén)實(shí)際應(yīng)用
2.1.4 非門(mén)
2.2 復(fù)合邏輯門(mén)
2.2.1 與非門(mén)
2.2.2 或非門(mén)
2.2.3 異或門(mén)
2.2.4 同或門(mén)
2.2.5 與或非門(mén)
2.2.6 與非門(mén)和或非門(mén)實(shí)際應(yīng)用
2.3 特殊邏輯門(mén)
2.3.1 三態(tài)邏輯門(mén)
2.3.2 集電極開(kāi)路邏輯門(mén)
2.4 集成邏輯門(mén)
2.4.1 數(shù)字集成電路分類(lèi)
2.4.2 TTL集成電路邏輯門(mén)
2.4.3 CMOS集成電路邏輯門(mén)
2.4.4 集成電路邏輯門(mén)的性能參數(shù)
2.4.5 TTL與CMOS集成電路的接口
2.4.6 集成電路使用常識(shí)
2.5 故障診斷和排查
2.5.1 與門(mén)和或門(mén)的故障排查技術(shù)
2.5.2 與非門(mén)和或非門(mén)的故障排查技術(shù)
小結(jié)
關(guān)鍵術(shù)語(yǔ)
自我測(cè)試題
習(xí)題
實(shí)驗(yàn)與實(shí)訓(xùn)
第3章 組合邏輯電路
3.1 組合邏輯電路的特點(diǎn)和分類(lèi)
3.1.1 組合邏輯電路的特點(diǎn)
3.1.2 組合邏輯電路的功能表示方法
3.1.3 組合邏輯電路的分類(lèi)
3.2 組合邏輯電路的分析和設(shè)計(jì)
3.2.1 組合邏輯電路的分析
3.2.2 組合邏輯電路的設(shè)計(jì)
3.3 常用集成組合邏輯電路
3.3.1 加法器
3.3.2 數(shù)值比較器
3.3.3 編碼器
3.3.4 譯碼器
3.3.5 數(shù)據(jù)選擇器和分配器
3.4 組合邏輯電路中競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
3.4.1 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的產(chǎn)生原因
3.4.2 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的判斷方法
3.4.3 競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的消除方法
3.5 故障診斷和排查
3.5.1 電平恒定
3.5.2 加法器的故障排查技術(shù)
3.5.3 比較器的故障排查技術(shù)
3.5.4 編碼器的故障排查技術(shù)
3.5.5 譯碼器的故障排查技術(shù)
3.5.6 數(shù)據(jù)選擇器的故障排查技術(shù)
小結(jié)
關(guān)鍵術(shù)語(yǔ)
自我測(cè)試題
習(xí)題
實(shí)驗(yàn)與實(shí)訓(xùn)
第4章 觸發(fā)器
4.1 基本觸發(fā)器
4.1.1 用與非門(mén)組成的基本觸發(fā)器
4.1.2 用或非門(mén)組成的基本觸發(fā)器
4.1.3 基本RS觸發(fā)器的特點(diǎn)及應(yīng)用
4.2 同步觸發(fā)器
4.2.1 同步RS觸發(fā)器
4.2.2 同步D觸發(fā)器
4.2.3 同步RS觸發(fā)器的空翻問(wèn)題
4.3 主從觸發(fā)器
4.3.1 主從RS觸發(fā)器
4.3.2 主從JK觸發(fā)器
4.4 邊沿觸發(fā)器
4.4.1 邊沿D觸發(fā)器
4.4.2 邊沿JK觸發(fā)器
4.4.3 其他類(lèi)型觸發(fā)器
4.5 故障診斷和排查
4.5.1 基本RS觸發(fā)器的故障排查技術(shù)
4.5.2 邊沿JK觸發(fā)器的故障排查技術(shù)
小結(jié)
關(guān)鍵術(shù)語(yǔ)
自我測(cè)試題
習(xí)題
實(shí)驗(yàn)與實(shí)訓(xùn)
第5章 時(shí)序邏輯電路
5.1 時(shí)序邏輯電路的特點(diǎn)和分類(lèi)
5.1.1 時(shí)序邏輯電路的特點(diǎn)
5.1.2 時(shí)序邏輯電路功能表示方法
5.1.3 時(shí)序邏輯電路分類(lèi)
5.2 時(shí)序邏輯電路的分析和設(shè)計(jì)
5.2.1 時(shí)序邏輯電路的分析
5.2.2 時(shí)序邏輯電路的設(shè)計(jì)
5.3 計(jì)數(shù)器
5.3.1 計(jì)數(shù)器的特點(diǎn)和分類(lèi)
5.3.2 二進(jìn)制計(jì)數(shù)器
5.3.3 十進(jìn)制計(jì)數(shù)器
5.3.4 N進(jìn)制計(jì)數(shù)器
5.4 寄存器
5.4.1 寄存器的主要特點(diǎn)和分類(lèi)
5.4.2 基本寄存器
5.4.3 移位寄存器
5.4.4 移位寄存器型N進(jìn)制計(jì)數(shù)器
5.4.5 順序脈沖發(fā)生器
5.5 故障診斷和排查
5.5.1 集成計(jì)數(shù)器故障排查技術(shù)
5.5.2 級(jí)聯(lián)的計(jì)數(shù)器故障排查技術(shù)
5.5.3 觸發(fā)器構(gòu)成的計(jì)數(shù)器故障排查技術(shù)
小結(jié)
關(guān)鍵術(shù)語(yǔ)
自我測(cè)試題
習(xí)題
實(shí)驗(yàn)與實(shí)訓(xùn)
第6章 脈沖發(fā)生與整形電路
6.1 脈沖信號(hào)基本參數(shù)
6.2 集成定時(shí)器
6.2.1 CC7555定時(shí)器
6.2.2 脈沖產(chǎn)生整形電路
6.3 多諧振蕩器
6.3.1 用555定時(shí)器構(gòu)成的多諧振蕩器
6.3.2 石英晶體多諧振蕩器
6.3.3 多諧振蕩器應(yīng)用舉例
6.4 施密特觸發(fā)器
6.4.1 用555定時(shí)器構(gòu)成的施密特觸發(fā)器
6.4.2 集成施密特觸發(fā)器
6.4.3 施密特觸發(fā)器應(yīng)用舉例
6.5 單穩(wěn)態(tài)觸發(fā)器
6.5.1 用555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6.5.2 集成單穩(wěn)態(tài)觸發(fā)器
6.5.3 單穩(wěn)態(tài)觸發(fā)器應(yīng)用舉例
6.6 故障診斷和排查
6.6.1 定時(shí)器的故障分析
6.6.2 脈沖發(fā)生電路的故障分析
小結(jié)
關(guān)鍵術(shù)語(yǔ)
自我測(cè)試題
習(xí)題
實(shí)驗(yàn)與實(shí)訓(xùn)
第7章 數(shù)模和模數(shù)轉(zhuǎn)換器
7.1 數(shù)字系統(tǒng)的構(gòu)成
7.2 數(shù)模轉(zhuǎn)換器
7.2.1 數(shù)模轉(zhuǎn)換器的工作原理
7.2.2 權(quán)電阻數(shù)模轉(zhuǎn)換器
7.2.3 Ｔ型電阻網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換器
7.2.4 集成數(shù)模轉(zhuǎn)換器
7.2.5 數(shù)模轉(zhuǎn)換器的主要參數(shù)
7.3 模數(shù)轉(zhuǎn)換器
7.3.1 采樣保持和量化編碼
7.3.2 雙積分型模數(shù)轉(zhuǎn)換器
7.3.3 逐次漸近型模數(shù)轉(zhuǎn)換器
7.3.4 并聯(lián)比較型模數(shù)轉(zhuǎn)換器
7.3.5 集成模數(shù)轉(zhuǎn)換器
7.3.6 模數(shù)轉(zhuǎn)換器的主要參數(shù)
小結(jié)
關(guān)鍵術(shù)語(yǔ)
自我測(cè)試題
習(xí)題
實(shí)驗(yàn)與實(shí)訓(xùn)
第8章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件
8.1 半導(dǎo)體存儲(chǔ)器
8.1.1 基本概念
8.1.2 半導(dǎo)體存儲(chǔ)器分類(lèi)
8.2 只讀存儲(chǔ)器(ROM)
8.2.1 只讀存儲(chǔ)器結(jié)構(gòu)和分類(lèi)
8.2.2 只讀存儲(chǔ)器的應(yīng)用
8.3 隨機(jī)存取存儲(chǔ)器(RAM)
8.3.1 隨機(jī)存取存儲(chǔ)器結(jié)構(gòu)與分類(lèi)
8.3.2 存儲(chǔ)器容量的擴(kuò)展
8.4 可編程邏輯器件(PLD)
8.4.1 PLD器件的分類(lèi)
8.4.2 PLD電路的基本結(jié)構(gòu)
8.4.3 可編程組合邏輯器件
8.4.4 PLD的設(shè)計(jì)流程
總結(jié)
關(guān)鍵術(shù)語(yǔ)
自我測(cè)試題
習(xí)題
實(shí)驗(yàn)與實(shí)訓(xùn)
附錄 Multisim10簡(jiǎn)介
參考文獻(xiàn)
新書(shū)資訊