《高等學校“十二五”電氣自動化類規劃教材：數字電子技術基礎》是燕山大學的“數字電子技術基礎”河北省精品課程配套教材，是根據近年來數字電子技術的新發展和課程組多年的教學實踐積累，針對數字電子技術課程教學基本要求和學習特點而編寫的。
全書包括數字邏輯基礎、邏輯門電路、組合邏輯電路、觸發器、時序邏輯電路、半導體存儲器與可編程邏輯器件、脈沖波形的產生與整形、數模和模數轉換，共8章。考慮到EDA技術已成為數字電路設計的首要手段，《高等學校“十二五”電氣自動化類規劃教材：數字電子技術基礎》加入了目前比較流行的EDA設計軟件MAX+plusⅡ的內容，并結合具體章節給出了軟件的應用方法。本教材可滿足學時較少情況下的教學，適宜48～60學時的教學。為了方便教學和自學，配備有實用的電子課件和習題簡解。
第1章 數字邏輯基礎
1.1 數字信號與數字電路
1.1.1 數字信號
1.1.2 數字電路
1.2 數制和碼制
1.2.1 幾種常用的數制
1.2.2 不同數制間的轉換
1.2.3 幾種常用的碼制
1.3 邏輯代數
1.3.1 邏輯代數中3種基本運算
1.3.2 復合邏輯運算
1.3.3 邏輯代數的基本公式
1.3.4 邏輯代數的常用公式
1.3.5 邏輯代數的基本定理
1.4 邏輯函數及其表示方法
1.4.1 邏輯函數的定義
1.4.2 邏輯函數的表示方法
1.4.3 各種表示方法間的相互轉換
1.5 邏輯函數的化簡
1.5.1 邏輯函數的最簡形式
1.5.2 公式化簡法
1.5.3 卡諾圖化簡法
1.6* EDA技術概述
1.6.1 EDA發展回顧
1.6.2 EDA系統構成
1.6.3 EDA工具發展趨勢
1.6.4 EDA工具軟件MAX+plus Ⅱ簡介
本章小結
習題與思考題
第2章 邏輯門電路
2.1 半導體二極管門電路
2.1.1 二極管的開關特性
2.1.2 二極管門電路
2.2 半導體三極管門電路
2.2.1 三極管的開關特性
2.2.2 三極管反相器
2.3 TTL集成門電路
2.3.1 TTL反相器電路結構及原理
2.3.2 TTL反相器的電壓傳輸特性和抗干擾能力
2.3.3 TTL反相器的靜態輸入特性、輸出特性和負載能力
2.3.4 TTL反相器的動態特性
2.3.5 TTL門電路的其他類型
2.3.6 TTL集成門系列簡介
2.4 CMOS集成門電路
2.4.1 MOS管的開關特性
2.4.2 CMOS反相器的電路結構和工作原理
2.4.3 CMOS反相器的特性及參數
2.4.4 CMOS門電路的其他類型
2.4.5 CMOS集成門系列簡介
2.5* 集成門電路的實際應用問題
2.5.1 集成門電路使用應注意的問題
2.5.2 TTL電路與CMOS電路之間的接口問題
本章小結
習題與思考題
第3章 組合邏輯電路
3.1 概述
3.2 組合邏輯電路的分析與設計
3.2.1 組合邏輯電路的分析
3.2.2 組合邏輯電路的設計方法
3.3 常用組合邏輯電路
3.3.1 編碼器
3.3.2 譯碼器
3.3.3 數據選擇器
3.3.4 加法器
3.3.5 數值比較器
3.4 用中規模集成電路設計組合邏輯電路
3.4.1 用譯碼器設計組合邏輯電路
3.4.2 用數據選擇器設計組合邏輯電路
3.4.3 用加法器設計組合邏輯電路
3.4.4* 綜合設計
3.5 組合邏輯電路的競爭-冒險現象
3.5.1 競爭-冒險的概念及其產生原因
3.5.2 消除競爭-冒險的方法
3.6* 用MAX+plus Ⅱ設計組合邏輯電路
本章小結
習題與思考題
第4章 觸發器
4.1 概述
4.2 基本SR觸發器（SR鎖存器）
4.2.1 由與非門構成的基本SR觸發器
4.2.2 由或非門構成的基本SR觸發器
4.3 同步觸發器（電平觸發）
4.3.1 同步SR觸發器
4.3.2 同步D觸發器（D鎖存器）
4.4 主從觸發器（脈沖觸發）
4.4.1 主從SR觸發器
4.4.2 主從JK觸發器
4.5 邊沿觸發器（邊沿觸發）
4.5.1 維持阻塞結構的邊沿觸發器
4.5.2 基于門電路傳輸延遲的邊沿JK觸發器
4.5.3 邊沿D觸發器（利用兩個同步D觸發器構成）
4.6 觸發器的邏輯功能及描述方法
4.7 集成觸發器
4.7.1 常用集成觸發器
4.7.2 觸發器的功能轉換
4.8 觸發器應用舉例
4.9* 用MAX+plus II驗證觸發器邏輯功能
本章小結
習題與思考題
第5章 時序邏輯電路
5.1 時序電路的基本概念
5.1.1 時序電路的分類
5.1.2 時序電路的基本結構和描述方法
5.2 同步時序電路的分析方法
5.2.1 同步時序電路的分析任務
5.2.2 同步時序電路的分析步驟
5.3 寄存器
5.3.1 寄存器和移位寄存器結構組成及原理
5.3.2 集成（移位）寄存器及其應用
5.4 計數器
5.4.1 同步計數器結構組成及原理
5.4.2 異步計數器結構組成及原理
5.4.3 集成計數器及其應用
5.5 同步時序電路的設計方法
5.5.1 時序電路設計的基本任務
5.5.2 時序電路的設計步驟
5.6 用中規模集成電路設計時序電路
5.6.1 用移位寄存器設計
5.6.2 用計數器設計
5.6.3 綜合設計
5.7* MAX+plus II設計時序邏輯電路
本章小結
習題與思考題
第6章 半導體存儲器與可編程邏輯器件
6.1 概述
6.2 隨機存儲器RAM
6.2.1 RAM存儲單元
6.2.2 RAM的結構
6.2.3 RAM的擴展
6.3 只讀存儲器ROM
6.3.1 固定ROM
6.3.2 可編程只讀存儲器PROM
6.3.3 現代常用ROM
6.4 可編程邏輯器件PLD
6.4.1 PLD基本原理
6.4.2 PLD分類
6.5 高密度可編程邏輯器件
6.5.1 復雜可編程邏輯器件CPLD
6.5.2 現場可編程門陣列FPGA
6.5.3 基于芯片的設計方法
6.6* 硬件描述語言簡介
6.6.1 VHDL簡介
6.6.2 VHDL描述邏輯電路舉例
本章小結
習題與思考題
第7章 脈沖波形的產生與整形
7.1 概述
7.1.1 矩形脈沖及其基本特性
7.1.2 矩形脈沖的產生和整形方法
7.2 555定時器及其脈沖電路
7.2.1 555定時器及其工作原理
7.2.2 由555定時器構成的單穩態觸發器
7.2.3 由555定時器構成的施密特觸發器
7.2.4 由555定時器構成的多諧振蕩器
7.3 集成和其他單穩態觸發器
7.3.1 由門電路構成的單穩態觸發器
7.3.2 集成單穩態觸發器
7.4 集成和其他施密特觸發器
7.4.1 由門電路構成的施密特觸發器
7.4.2 集成施密特觸發器
7.5 其他多諧振蕩器
7.5.1 由門電路構成的多諧振蕩器
7.5.2 石英晶體多諧振蕩器
本章小結
習題與思考題
第8章 數模和模數轉換
8.1 概述
8.2 數模轉換器（DAC）
8.2.1 DAC的基本原理
8.2.2 倒T形電阻網絡DAC
8.2.3 權電流型DAC
8.2.4 數模轉換輸出極性的擴展
8.2.5 DAC的主要技術參數
8.2.6 集成DAC
8.3 模數轉換器（ADC）
8.3.1 ADC的基本原理
8.3.2 并聯比較型ADC
8.3.3 逐次漸近型ADC
8.3.4 雙積分型ADC
8.3.5 ADC的主要技術參數
8.3.6 集成ADC
8.4 取樣－保持電路
本章小結
習題與思考題
附錄A 常用的數字邏輯集成電路
附錄B 邏輯符號對照表
附錄C 部分習題與思考題解答
參考文獻
新書資訊