《國外電子與通信教材系列·數字集成電路：電路、系統與設計（第2版）（英文版）》分三部分：基本單元、電路設計和系統設計。在對MOS器件和連線的特性做了簡要介紹之后，深入分析了反相器，并逐步將這些知識延伸到組合邏輯電路、時序邏輯電路、控制器、運算電路及存儲器這些復雜數字電路與系統的設計中。本書以0．25微米CMOS工藝的實際電路為例，討論了深亞微米器件效應、電路最優化、互連線建模和優化、信號完整性、時序分析、時鐘分配、高性能和低功耗設計、設計驗證、芯片測試和可測性設計等主題，著重探討了深亞微米數字集成電路設計面臨的挑戰和啟示。本書內容已根據作者和中文版譯者整理的勘誤表進行了更正。
本書可作為高等院校電子科學與技術、電子與信息工程、計算機科學與技術等專業高年級本科生和研究生有關數字集成電路設計方面課程的雙語教學教材，也可作為從事這一領域的工程技術人員的參考書。
《國外電子與通信教材系列·數字集成電路：電路、系統與設計（第2版）（英文版）》特點：只關注深亞微米CMOS器件。開發了一個用于手工分析的稱為“通用MOS模型”的晶體管簡單模型，并在全書中采用。設計舉例從實際出發，強調數字集成電路的設計。突出了設計中的難點和設計指導。所有例子和思考題都采用0.25微米CMOS工藝。“設計方法插入說明”分散地穿插在書中，強調了設計方法學和設計工具在今天的設計過程中的重要性。每章末尾的綜述探討了未來的技術發展趨勢。 自本書第一版于1996年出版以來，CMOS制造工藝繼續以驚人的速度向前推進，工藝特征尺寸越來越小，而電路也變得越來越復雜，這對設計者的設計技術提出了新的挑戰。器件在進入深亞微米范圍后有了很大的不同，從而帶來了許多影響數字集成電路的成本、性能、功耗和可靠性的新問題。本書第二版反映了進入深亞微米范圍后所引起的數字集成電路領域的深刻變化和新進展，特別是深亞微米晶體管效應、互連、信號完整性、高性能與低功耗設計、時序及時鐘分布等，起著越來越重要的作用。與第一版相比，這個版本更全面集中地介紹了CMOS集成電路。 這個網站是個動態的指南。通過網站提供指導材料，更便于對這些材料隨時進行擴充。網站包括了本書的完整PPT文件，覆蓋了書中全部內容、修訂、勘誤、設計課題以及詳盡的教師授課用教輔資料。特別需要指出的是，本書所有習題已放在網站上（書中不含習題）。
Part 1 The Fabrics
Chapter 1 Introduction
1.1 A Historical Perspective
1.2 Issues in Digital Integrated Circuit Design
1.3 Quality Metrics of a Digital Design
1.3.1 Cost of an Integrated Circuit
1.3.2 Functionality and Robustness
1.3.3 Performance
1.3.4 Power and Energy Consumption
1.4 Summary
1.5 To Probe Further
Reference Books
References
Chapter2 The Manufacturing Process
2.1 Introduction
2.2 Manufacturing CMOS Integrated Circuits
2.2.1 The Silicon Wafer
2.2.2 Photolithography
2.2.3 Some Recuning Process Steps
2.2.4 Simplified CMOS Process Flow
2.3 Design Rules-The Contract between Designer and Process Engineer
2.4 Packaging Integrated Circuits
2.4.1 Package Materials
2.4.2 Interconnect Levels
2.4.3 Thermal Considerations in Packaging
2.5 Perspective-Trends in Process Technology
2.5.1 Short-Term Developments
2.5.2 In the Longer Term
2.6 Summary
2.7 To Probe Further
References
Design Methodology Insert A lC LAYOUT
A.l To Probe Further
References
Chapter3 The Devices
3.1 Introduction
3.2 The Diode
3.2.1 A First Glance at the Diode-The Depletion Region
3.2.2 Static Behavior
3.2.3 Dynamic， or Transient， Behavior
3.2.4 The Actual Diode-Secondary Effects
3.2.5 The SPICE Diode Model
3.3 The MOS（FET） Transistor
3.3.1 A First Glance at the Device
3.3.2 The MOS Transistor under Static Conditions
3.3.3 The ActuaI MOS Transistor-Some Secondary Effects
3.3.4 SPICE Models for the MOS Transistor
3.4 A Word on Process Variations
3.5 Perspective-Technology Scaling
3.6 Summary
3.7 To Probe Further
References
Design Methodology Insert B Circuit Simulation
References
Chapter 4 The Wire
4.1 Introduction
4.2 A First Glance
4.3 Interconnect Parameters-Capacitance， Resistance， and Inductance
4.3.1 Capacitance
4.3.2 Resistance
4.3.3 Inductance
4.4 Electrical Wire Models
4.4.1 The Ideal Wire
4.4.2 The Lumped Model
4.4.3 The Lumped RC Model
4.4.4 The Distributed rc Line
4.4.5 The Transmission Line
……
Part 2 A Circuit Perspective
Charter 5 The CMOS Inverter
Chapter 6 Designing Combinational Logic Gates in CMOS
Design Methodology Insert C How to Simulate Complex Logic Circuits
Design Methodology Insert D Layout Techniques for Complex Gates
Chapter 7 Designing Sequential Logic Circuits
Part 3 A System Perspective
Chapter 8 Implementation Strategies for Digital ICS
Design Methodology Insert E Characterizing Logic and Sequential Cells
Design Methodology Insert F Design Synthesis
Chapter 9 Coping with Interconnect
Chapter 10 Timing Issues in Digital Circuits
Design Methodology Insert G Design Verification
Chapter 11 Designing Arithmetic Building Blocks
Chapter 12 Designing Memory and Array Structures
Design Methodology Insert H Validation and Test of Manufactured Circuits
Problem Solutions
Index
新書資訊