本書從體系架構(gòu)開始直到批量生產(chǎn)的全過程討論其中的信號(hào)完整性問題，深入討論了設(shè)計(jì)、實(shí)現(xiàn)和驗(yàn)證技術(shù)。內(nèi)容包括在無源通道建模、電源噪聲及抖動(dòng)建模、系統(tǒng)容限預(yù)測(cè)等方面的最新進(jìn)展；如何在電壓預(yù)算和時(shí)序預(yù)算之間進(jìn)行平衡折中，以改善批量生產(chǎn)時(shí)的魯棒性；實(shí)用又穩(wěn)定的關(guān)鍵網(wǎng)絡(luò)參數(shù)轉(zhuǎn)換公式；為互連寬帶建模難題給出更好的解決方案；優(yōu)化信道性能的均衡技術(shù)；有關(guān)抖動(dòng)和時(shí)鐘網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)之間關(guān)系的新發(fā)現(xiàn)；有關(guān)片上底層鏈路性能的測(cè)試/測(cè)量技術(shù)；信號(hào)完整性技術(shù)的發(fā)展趨勢(shì)和研究方向。
作者：（美國(guó)）吳瓊碩（Kyung Suk（Dan）Oh） （美國(guó)）袁興朝（Xingchao（Chuck）Yuan）譯者：李玉山 初秀琴 路建民
第1章 緒論
1.1 信號(hào)完整性分析的走向
1.2 高速信號(hào)完整性設(shè)計(jì)的挑戰(zhàn)
1.3 本書的章節(jié)編排
參考文獻(xiàn)
第2章 高速信令基礎(chǔ)知識(shí)
2.1 I／O信令的基本構(gòu)件
2.2 噪聲源
2.3 抖動(dòng)的要點(diǎn)與分解
2.4 小結(jié)
參考文獻(xiàn)
第Ⅰ篇 通道建模與設(shè)計(jì)
第3章 通道建模與設(shè)計(jì)方法學(xué)
3.1 通道的設(shè)計(jì)方法學(xué)
3.2 通道的建模方法學(xué)
第1章 緒論
1.1 信號(hào)完整性分析的走向
1.2 高速信號(hào)完整性設(shè)計(jì)的挑戰(zhàn)
1.3 本書的章節(jié)編排
參考文獻(xiàn)
第2章 高速信令基礎(chǔ)知識(shí)
2.1 I／O信令的基本構(gòu)件
2.2 噪聲源
2.3 抖動(dòng)的要點(diǎn)與分解
2.4 小結(jié)
參考文獻(xiàn)
第Ⅰ篇 通道建模與設(shè)計(jì)
第3章 通道建模與設(shè)計(jì)方法學(xué)
3.1 通道的設(shè)計(jì)方法學(xué)
3.2 通道的建模方法學(xué)
3.3 用電磁場(chǎng)求解器建模
3.4 背板通道建模示例
3.5 小結(jié)
參考文獻(xiàn)
第4章 網(wǎng)絡(luò)參數(shù)
4.1 多導(dǎo)體系統(tǒng)的廣義網(wǎng)絡(luò)參數(shù)
4.2 構(gòu)建準(zhǔn)確的S參數(shù)時(shí)域模型
4.3 無源性條件
4.4 因果性條件
4.5 小結(jié)
參考文獻(xiàn)
第5章 傳輸線
5.1 傳輸線理論
5.2 前向與后向串?dāng)_
5.3 傳輸線的時(shí)域仿真
5.4 基于測(cè)量的傳輸線建模
5.5 片上連線建模
5.6 片上、封裝及PCB走線之對(duì)比
5.7 小結(jié)
參考文獻(xiàn)
第Ⅱ篇 鏈路性能分析
第6章 通道的電壓預(yù)算與時(shí)序預(yù)算
6.1 時(shí)序預(yù)算方程及其分量
6.2 光纖通道的雙δ模型
6.3 構(gòu)件分量級(jí)的時(shí)序預(yù)算
6.4 時(shí)序預(yù)算方程的缺陷
6.5 電壓預(yù)算方程及其分量
6.6 小結(jié)
參考文獻(xiàn)
第7章 制造工藝波動(dòng)建模
7.1 田口法簡(jiǎn)介
7.2 DDR DRAM的指令／地址通道示例
7.3 背板鏈路建模示例
7.4 小結(jié)
7.5 本章附錄
參考文獻(xiàn)
第8章 鏈路BER建模與仿真
8.1 歷史回顧與內(nèi)容編排
8.2 鏈路BER的統(tǒng)計(jì)建模框架
8.3 符號(hào)間干擾建模
8.4 發(fā)送器和接收器抖動(dòng)建模
8.5 周期性抖動(dòng)建模
8.6 小結(jié)
參考文獻(xiàn)
第9章 快速時(shí)域通道仿真技術(shù)
9.1 快速時(shí)域仿真流程綜述
9.2 快速系統(tǒng)仿真技術(shù)
9.3 同時(shí)開關(guān)噪聲示例
9.4 抖動(dòng)建模方法對(duì)比
9.5 最大失真分析
9.6 小結(jié)
參考文獻(xiàn)
第10章 鏈路BER分析的時(shí)鐘模型
10.1 獨(dú)立及公共時(shí)鐘抖動(dòng)模型
10.2 公共時(shí)令方案建模
10.3 CDR電路建模
10.4 無源通道抖動(dòng)沖激響應(yīng)與抖動(dòng)放大
10.5 小結(jié)
參考文獻(xiàn)
第Ⅲ篇 電源噪聲與抖動(dòng)
第11章 電源完整性工程綜述
11.1 PDN的設(shè)計(jì)指標(biāo)與電源預(yù)算
11.2 電源預(yù)算的分量
11.3 電源預(yù)算的推導(dǎo)
11.4 電源噪聲分析方法學(xué)
11.5 電源噪聲分析的步驟
11.6 小結(jié)
參考文獻(xiàn)
第12章 SSN的建模與仿真
12.1 SSN建模中的挑戰(zhàn)
12.2 信號(hào)完整性與電源完整性協(xié)同仿真方法學(xué)
12.3 信號(hào)電流回路與電源噪聲
12.4 其他SSN建模專題
12.5 案例分析：民品DDR2 SSN分析
12.6 小結(jié)
參考文獻(xiàn)
第13章 抑制SSN的編碼與信令
13.1 數(shù)據(jù)總線反相編碼
13.2 基于4b／6b編碼的偽差分信令
13.3 小結(jié)
參考文獻(xiàn)
第14章 電源噪聲與抖動(dòng)表征
14.1 電源噪聲引起抖動(dòng)的重要性
14.2 PSIJ建模方法學(xué)綜述
14.3 噪聲與抖動(dòng)仿真方法學(xué)
14.4 案例分析
14.5 小結(jié)
參考文獻(xiàn)
第15章 襯底噪聲引起的抖動(dòng)
15.1 簡(jiǎn)介
15.2 建模技術(shù)
15.3 測(cè)量技術(shù)
15.4 案例分析
15.5 小結(jié)
參考文獻(xiàn)
第Ⅳ篇 高 級(jí) 專 題
第16章 片上鏈路的測(cè)量技術(shù)
16.1 Shmoo與BER眼圖測(cè)量
16.2 獲取信號(hào)波形
16.3 鏈路性能的測(cè)量與關(guān)聯(lián)
16.4 片上電源噪聲的測(cè)量技術(shù)
16.5 高級(jí)電源完整性測(cè)量
16.6 小結(jié)
參考文獻(xiàn)
第17章 信號(hào)調(diào)理
17.1 單位響應(yīng)
17.2 均衡技術(shù)
17.3 自適應(yīng)均衡算法
17.4 CDR與均衡自適應(yīng)的相互作用
17.5 基于ADC的接收均衡
17.6 對(duì)高速線纜均衡的展望
17.7 小結(jié)
參考文獻(xiàn)
第18章 應(yīng)用
18.1 XDR： 高性能差分存儲(chǔ)系統(tǒng)
18.2 移動(dòng)XDR：低功耗差分存儲(chǔ)系統(tǒng)
18.3 DDR3后的主存儲(chǔ)系統(tǒng)
18.4 信令系統(tǒng)展望
新書資訊