本書為“十二五”普通高等教育本科規劃教材，曾榮獲全國高等學校優秀教材獎、優秀教材全國特等獎、科技進步二等獎和優秀教材一等獎。
本次修訂進一步弱化了中規模器件屬性，突出了組合與時序基本單元模塊的原理，加強了用Verilog HDL設計實現邏輯電路的相關內容，A/D、D/A轉換器的內容更加貼近實際應用。
全書共11章,分別是:數字邏輯概論,邏輯代數與硬件描述語言基礎,邏輯門電路,組合邏輯電路,鎖存器和觸發器,時序邏輯電路,半導體存儲器, FPGA和CPLD,脈沖波形的變換與產生,數模與模數轉換器,數字系統設計基礎。附錄中列出電氣簡圖用圖形符號 二進制邏輯單元(GB/T 4728.12—2008)簡介,常用邏輯符號對照表, 編寫Verilog HDL測試模塊。
本書可作為高等學校電氣類、電子信息類、自動化類等專業“數字電子技術基礎”課程的教材,也可供相關工程技術人員參考。
新書資訊