余寧梅、楊媛、潘銀松編著的《半導(dǎo)體集成電路》在簡(jiǎn)述了集成電路的基本概念、發(fā)展和面臨的主要問題后，首先介紹了半導(dǎo)體集成電路的主要制造工藝、基本元器件的結(jié)構(gòu)和工作原理；然后重點(diǎn)討論了數(shù)字集成電路中的組合邏輯電路、時(shí)序邏輯電路、存儲(chǔ)器、邏輯功能部件；最后介紹了模擬集成電路中的關(guān)鍵電路和數(shù)一模、模一數(shù)轉(zhuǎn)換電路。
《半導(dǎo)體集成電路》內(nèi)容系統(tǒng)全面，與實(shí)際緊密結(jié)合。敘述深人淺出，易于自學(xué)。為了方便教師授課，全書配有課件。
本書可作為大專院校電子科學(xué)與技術(shù)和半導(dǎo)體專業(yè)的專業(yè)課教材，也可作為相關(guān)領(lǐng)域研究生和工程技術(shù)人員的參考書。
余寧梅、楊媛、潘銀松編著的《半導(dǎo)體集成電路》將CMOS集成電路相關(guān)技術(shù)作為課程的主要內(nèi)容，同時(shí)對(duì)雙極集成電路在模擬電路中的運(yùn)用進(jìn)行了簡(jiǎn)單介紹。在每一章的開始，概括與本章內(nèi)容相關(guān)的關(guān)鍵知識(shí)點(diǎn)，簡(jiǎn)要說明知識(shí)點(diǎn)之間的內(nèi)在關(guān)聯(lián)，重點(diǎn)講述從集成電路的角度考慮，需要關(guān)注的課程內(nèi)容、原理、特性等理論知識(shí)，力求結(jié)合實(shí)際，通俗易懂，深入淺出。
叢書序
序
前言
第1章 緒論
1.1 半導(dǎo)體集成電路的概念
1.1.1 半導(dǎo)體集成電路的基本概念
1.1.2 半導(dǎo)體集成電路的分類
1.2 半導(dǎo)體集成電路的發(fā)展過程
1.3 半導(dǎo)體集成電路的發(fā)展規(guī)律
1.4 半導(dǎo)體集成電路面臨的問題
1.4.1 深亞微米集成電路設(shè)計(jì)面臨的問題與挑戰(zhàn)
1.4.2 深亞微米集成電路性能面臨的問題與挑戰(zhàn)
1.4.3 深亞微米集成電路工藝面臨的問題與挑戰(zhàn)
技術(shù)展望：摩爾定律的擴(kuò)展
習(xí)題
第2章 雙極集成電路中的元件形成及其寄生效應(yīng)
2.1 雙極集成電路的制造工藝
2.1.1 雙極型晶體管的單管結(jié)構(gòu)和工作原理
2.1.2 雙極集成晶體管的結(jié)構(gòu)與制造工藝
2.2 理想本征雙極晶體管的埃伯斯一莫爾(EM)模型
2.2.1 一結(jié)兩層二極管(單結(jié)晶體管)的EM模型
2.2.2 兩結(jié)三層三極管(雙結(jié)晶體管)的EM模型
2.2.3 三結(jié)四層三極管(多結(jié)晶體管)的EM模型
2.3 集成雙極晶體管的有源寄生效應(yīng)
2.3.1 npn管工作于正向工作區(qū)和截止區(qū)的情況
2.3.2 npn管工作于反向工作區(qū)的情況
2.3.3 npn管工作于飽和區(qū)的情況
2.3.4 降低寄生pnp管的方法
技術(shù)展望：SiGe異質(zhì)結(jié)雙極晶體管
習(xí)題
第3章 MOS集成電路中的元件形成及其寄生效應(yīng)
3.1 MOSFET晶體管的制造工藝
3.1.1 MOSFET晶體管器件結(jié)構(gòu)與工作原理
3.1.2 MOSFET的制造工藝
3.2 CMOS集成電路的制造工藝
3.2.1 p阱CMOS工藝
3.2.2 n阱CMOS工藝
3.2.3 雙阱CMOS工藝
3.3 Bi-CMOS集成電路的制造工藝
3.3.1 以CMOS工藝為基礎(chǔ)的Bi-CMOS工藝
3.3.2 以雙極型工藝為基礎(chǔ)的Bi-CMOS工藝
3.4 MOS集成電路中的有源寄生效應(yīng)
3.4.1 場(chǎng)區(qū)寄生MOSFET
3.4.2 寄生雙極型晶體管
3.4.3 CMOS集成電路中的閂鎖效應(yīng)
技術(shù)展望：絕緣體上硅(SOI)技術(shù)
習(xí)題
第4章 集成電路中的無源元件
4.1 集成電阻器
4.1.1 雙極集成電路中的常用電阻
4.1.2 MOS集成電路中常用的電阻
4.2 集成電容器
4.2.1 雙極集成電路中常用的集成電容器
4.2.2 MOS集成電路中常用的電容器
4.3 互連線
4.3.1 多晶硅互連線
4.3.2 擴(kuò)散層連線
4.3.3 金屬互連線
技術(shù)展望：鐵電電容器
習(xí)題
第5章 MOS晶體管基本原理與MOS反相器電路
5.1 MOS晶體管的電學(xué)特性
5.1.1 MOS晶體管基本電流方程的導(dǎo)出
5.1.2 MOS晶體管I-V特性
5.1.3 MOS晶體管的閾值電壓和導(dǎo)電特性
5.1.4 MOS晶體管的襯底偏壓效應(yīng)
5.1.5 MOS晶體管的二級(jí)效應(yīng)
5.1.6 MOS晶體管的電容
5.2 MOS反相器
5.2.1反相器的基本概念
5.2.2 E／R型nMOS反相器(電阻負(fù)載型MOS反相器)
5.2.3 E／E型nMOS反相器(增強(qiáng)型nMOS負(fù)載反相器)
5.2.4 E／D型nMOS反相器(耗盡型nMOS負(fù)載反相器)
5.2.5 CMOS反相器
技術(shù)展望：3D晶體管
習(xí)題
第6章 CMOS靜態(tài)門電路
6.1 基本CMOS靜態(tài)門
6.1.1 CMOS與非門
6.1.2 CMOS或非門
6.2 CMOS復(fù)合邏輯門
6.2.1 異或門
6.2.2 其他復(fù)合邏輯門
6.3 MOS管的串并聯(lián)特性
6.3.1 晶體管串聯(lián)的情況
6.3.2 晶體管并聯(lián)的情況
6.3.3 晶體管尺寸的設(shè)計(jì)
6.4 CMOS靜態(tài)門電路的功耗
6.4.1 CMOS靜態(tài)邏輯門電路功耗的組成
6.4.2 降低電路功耗的方法
6.5 CMOS靜態(tài)門電路的延遲
6.5.1 延遲時(shí)間的估算方法
6.5.2 緩沖器最優(yōu)化設(shè)計(jì)
6.6 功耗和延遲的折中
技術(shù)展望：減少短脈沖干擾信號(hào)功耗
習(xí)題
第7章 傳輸門邏輯和動(dòng)態(tài)邏輯電路
7.1 基本的傳輸門
7.1.1 nMOS傳輸門
7.1.2 pMOS傳輸門
7.1.3 CMOS傳輸門
7.2 傳輸門邏輯電路
7.2.1 傳輸門邏輯電路舉例
7.2.2 傳輸門邏輯的特點(diǎn)
7.3 基于二叉判決圖BDD的傳輸門邏輯生成方法
7.4 基本動(dòng)態(tài)CMOS邏輯電路
7.4.1 基本CMOS動(dòng)態(tài)邏輯電路的工作原理
7.4.2 動(dòng)態(tài)邏輯電路的優(yōu)缺點(diǎn)
7.5 傳輸門隔離動(dòng)態(tài)邏輯電路
7.5.1 傳輸門隔離動(dòng)態(tài)邏輯電路工作原理
7.5.2 傳輸門隔離多級(jí)動(dòng)態(tài)邏輯電路的時(shí)鐘信號(hào)
7.5.3 多米諾邏輯
7.6 動(dòng)態(tài)邏輯電路中存在的問題及解決方法
7.6.1 電荷泄漏
7.6.2 電荷共享
7.6.3 時(shí)鐘饋通
7.6.4 體效應(yīng)
技術(shù)展望：如何選擇邏輯類型
習(xí)題
第8章 時(shí)序邏輯電路
8.1 電荷的存儲(chǔ)機(jī)理
8.1.1 靜態(tài)存儲(chǔ)機(jī)理
8.1.2 動(dòng)態(tài)存儲(chǔ)機(jī)理
8.2 電平敏感鎖存器
8.2.1 SR靜態(tài)鎖存器
8.2.2 時(shí)鐘脈沖控制SR靜態(tài)鎖存器
8.2.3 CMOS靜態(tài)邏輯結(jié)構(gòu)D鎖存器
8.2.4 基于傳輸門多選器的D鎖存器
8.2.5 動(dòng)態(tài)鎖存器
8.3 邊沿觸發(fā)寄存器
8.3.1 寄存器的幾個(gè)重要參數(shù)(建立時(shí)間、維持時(shí)間、傳輸時(shí)間)
8.3.2 CMOS靜態(tài)主從結(jié)構(gòu)寄存器
8.3.3 傳輸門多路開關(guān)型寄存器
8.3.4 C2MOS寄存器
8.4 其他類型寄存器
8.4.1 脈沖觸發(fā)鎖存器
8.4.2 靈敏放大器型寄存器
8.4.3 靈敏放大器型寄存器
8.5 帶復(fù)位及使能信號(hào)的D寄存器
8.5.1 同步復(fù)位D寄存器
8.5.2 異步復(fù)位D寄存器
8.5.3 帶使能信號(hào)的同步復(fù)位D寄存器
8.6 寄存器的應(yīng)用及時(shí)序約束
8.6.1 計(jì)數(shù)器
8.6.2 時(shí)序電路的時(shí)序約束
技術(shù)展望：異步數(shù)字系統(tǒng)
習(xí)題
第9章 MOS邏輯功能部件
9.1 多路開關(guān)
9.2 加法器和進(jìn)位鏈
9.2.1 加法器定義
9.2.2 全加器電路設(shè)計(jì)
9.2.3 進(jìn)位鏈
9.3 算術(shù)邏輯單元
9.3.1 以傳輸門為主體的算術(shù)邏輯單元
9.3.2 以靜態(tài)邏輯門電路為主體的算術(shù)邏輯單元
9.4 移位器
9.5 乘法器
技術(shù)展望：片上系統(tǒng)(SOC)技術(shù)
習(xí)題
第10章 半導(dǎo)體存儲(chǔ)器
10.1 存儲(chǔ)器概述
10.1.1 存儲(chǔ)器的分類
10.1.2 存儲(chǔ)器的相關(guān)性能參數(shù)
10.1.3 半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)
10.2 非揮發(fā)性只讀存儲(chǔ)器
10.2.1 ROM的基本存儲(chǔ)單元
10.2.2 MOS OR和NOR型ROM
10.2.3 MOS NAND型ROM
10.2.4 預(yù)充式ROM
10.2.5 一次性可編程ROM
10.3 非揮發(fā)性讀寫存儲(chǔ)器
10.3.1 可擦除可編程ROM
10.3.2 電可擦除可編程ROM
10.3.3 FLASH存儲(chǔ)器
10.4 隨機(jī)存取存儲(chǔ)器
10.4.1 SRAM
10.4.2 DRAM
10.5 存儲(chǔ)器外圍電路
10.5.1 地址譯碼單元
10.5.2 靈敏放大器
10.5.3 時(shí)序和控制電路
技術(shù)展望：高密度存儲(chǔ)器
習(xí)題
第11章 模擬集成電路基礎(chǔ)
11.1 模擬集成電路中的特殊元件
11.1.1 MOS可變電容
11.1.2 集成雙極型晶體管
11.1.3 集成MOS管
11.2 MOS晶體管及雙極晶體管的小信號(hào)模型
11.2.1 MOS晶體管的小信號(hào)模型
11.2.2 雙極晶體管的小信號(hào)模型
11.3 恒流源電路
11.3.1 電流源
11.3.2 電流基準(zhǔn)電路
11.4 基準(zhǔn)電壓源電路
11.4.1 基準(zhǔn)電壓源的主要性能指標(biāo)
11.4.2 帶隙基準(zhǔn)電壓源的基本原理
11.5 單級(jí)放大器
11.5.1 MOS集成電路中的單級(jí)放大器
11.5.2 雙極集成電路中的單級(jí)放大器
11.6 差動(dòng)放大器
11.6.1 MOS差動(dòng)放大器
11.6.2 雙極晶體管差動(dòng)放大器
技術(shù)展望：低壓低功耗模擬集成電路技術(shù)
習(xí)題
第12章 D／A及A／D變換器
12.1 D／A變換器基本概念
12.1.1 D／A變換器基本原理
12.1.2 D／A變換器的分類
12.1.3 D／A變換器的技術(shù)指標(biāo)
12.2 D／A變換器的基本類型
12.2.1 電流定標(biāo)D／A變換器
12.2.2 電壓定標(biāo)D／A變換器
12.2.3 電荷定標(biāo)D／A變換器
12.3 A／D變換器的基本概念
12.3.1 A／D變換器基本原理
12.3.2 A／D變換器的分類
12.3.3 A／D變換器的主要技術(shù)指標(biāo)
12.4 A／D變換器的常用類型
12.4.1 積分型A／D變換器
12.4.2 逐次逼近式(SAR)A／D變換器
12.4.3 ∑-△A／D變換器
12.4.4 全并行ADC
12.4.5 流水線A／D變換器
技術(shù)展望：A／D變換器的發(fā)展方向
習(xí)題
參考文獻(xiàn)
新書資訊