国产91青青成人a在线/在线视频成人/aaa成人永久在线观看视频/深夜草莓视频app

本書提供了參考授課計劃及自學建議，方便教師授課和學生自學。全書整體分為基礎篇、實戰篇兩部分，兩者相輔相成、有機融合。
本書主要介紹FPGA/CPLD的結構與工作原理、配置與編程，QuartusⅡ設計流程，硬件描述語言VHDL的語法概要并給出了常用單元電路的設計。書中結合大量的實例進行講解，使讀者可以很容易從模仿中快速學會用VHDL設計電路，并應用EDA技術解決中、小規模的系統設計問題。
本書可作為高職院校電子類、通信類及計算機類等相關專業二年級及以上學生的教材，也可作為電子技術工程技術人員的參考用書。

第1篇　EDA技術基礎
第1章　概述 / 2
1.1　EDA技術的含義2
　1.2　EDA技術典型應用3
　1.3　EDA技術的主要內容4
　1.4　EDA技術的特點及發展趨勢5
　1.5　如何學習EDA技術6

第2章　可編程邏輯器件 / 8
　2.1　概述8
　　　2.1.1　可編程邏輯器件的發展歷程8
　　　2.1.2　簡單可編程邏輯器件的基本結構12
　　　2.1.3　可編程邏輯器件的主要分類12
　2.2　大規模可編程邏輯器件13
　　　2.2.1　FPGA的結構與工作原理13
　　　2.2.2　CPLD的結構與工作原理17
　　　2.2.3　其他類型的FPGA和CPLD19
　　　2.2.4　Altera成熟器件及命名規則19
　　　2.2.5　FPGA和CPLD器件選擇22
　　　2.2.6　Altera配置芯片簡介23
　2.3　Altera新型系列器件簡介23
　　　2.3.1　Stratix系列高端FPGA簡介23
　　　2.3.2　Arria系列中端FPGA簡介24
　　　2.3.3　Cyclone系列低端FPGA簡介24
　　　2.3.4　MAXⅡ系列低成本CPLD簡介25
　　　2.3.5　HardCopy ASIC系列簡介25
　2.4　FPGA/CPLD器件的配置與編程26
　　　2.4.1　下載電纜26
　　　2.4.2　配置與編程模式28
　　　2.4.3　配置方式30

第3章　QuartusⅡ設計基礎 / 33
　3.1　概述33
　3.2　QuartusⅡ的安裝與授權34
　　　3.2.1　系統要求34
　　　3.2.2　QuartusⅡ的安裝34
　　　3.2.3　QuartusⅡ的授權36
　3.3　QuartusⅡ設計流程39
　　　3.3.1　設計輸入40
　　　3.3.2　設計實現41
　　　3.3.3　編程下載42
　　　3.3.4　設計驗證42
　3.4　QuartusⅡ設計實例43
　　　3.4.1　輸入設計與編譯43
　　　3.4.2　仿真及時序分析48
　　　3.4.3　下載實現及硬件測試53
　　　3.4.4　可參數化宏模塊的調用60
　　　3.4.5　Dsp Builder的應用66
　　　3.4.6　設計一個簡單的CPU系統75

第4章　硬件描述語言VHDL語法概要 / 84
　4.1　概述84
　　　4.1.1　VHDL的特點84
　　　4.1.2　學習VHDL的注意事項86
　4.2　VHDL程序基本結構87
　　　4.2.1　庫87
　　　4.2.2　實體89
　　　4.2.3　結構體90
　4.3　VHDL語言要素91
　　　4.3.1　文字規則91
　　　4.3.2　數據對象92
　　　4.3.3　數據類型93
　　　4.3.4　類型轉換95
　　　4.3.5　運算操作符95
　　　4.3.6　屬性97
　4.4　VHDL的基本描述語句98
　　　4.4.1　順序語句98
　　　4.4.2　并行語句100
　　　4.4.3　其他語句103
　4.5　子程序、程序包和配置104
　　　4.5.1　子程序104
　　　4.5.2　程序包106
　　　4.5.3　配置107

第5章　常用模塊電路的VHDL設計 / 108
　5.1　常用組合邏輯電路的設計108
　　　5.1.1　七段譯碼器108
　　　5.1.2　優先編碼器110
　　　5.1.3　多路選擇器111
　　　5.1.4　求補器111
　　　5.1.5　三態門及總線緩沖器113
　5.2　時序邏輯電路的設計115
　　　5.2.1　觸發器的設計115
　　　5.2.2　移位寄存器的設計117
　　　5.2.3　計數器的設計123
　5.3　狀態機的設計129
　　　5.3.1　摩爾狀態機的設計129
　　　5.3.2　米里狀態機的設計132
　5.4　存儲器的設計134
　　　5.4.1　只讀存儲器的設計134
　　　5.4.2　隨機存儲器的設計138
　　　5.4.3　堆棧的設計140

第2篇　實戰訓練
第6章　基礎訓練 / 144
　6.1　一位全加器原理圖輸入設計144
　6.2　譯碼顯示電路的設計145
　6.3　含異步清零和同步時鐘使能的4位十進制加法計數器的設計145
　6.4　數控分頻器的設計146
　6.5　用狀態機實現序列檢測器的設計149
　6.6　簡易正弦信號發送器的設計152

第7章　綜合訓練 / 157
　7.1　鍵盤輸入電路的設計157
　7.2　動態輸出4位十進制頻率計的設計165
　7.3　數字鐘的設計171
　7.4　DDS信號源的設計178
　7.5　基于Dsp Builder使用IP Core的FIR濾波器的設計182
　7.6　基于NIOSⅡ的SD卡音樂播放器的實現189

第8章　實戰實例 / 197
　8.1　交通燈197
　8.2　函數信號發生器202
　8.3　出租車計費器205
　8.4　4位頻率計212
　8.5　萬年歷213

附錄 / 221
　附錄A　DE2基本資料221
　附錄B　基于MAXⅡEPM240芯片的WZ型最小系統實驗板基本資料228

參考文獻 / 230