數字電子技術是信息、通信、計算機、控制等領域工程技術人員必須掌握的基本理論和技能，本書主要講解了數字邏輯基礎，邏輯門電路，邏輯代數基礎，組合邏輯電路，觸發器，時序邏輯電路，脈沖波形的產生與變換，數字系統設計基礎，數模與模數轉換，半導體存儲器及可編程邏輯器件，硬件描述語言Verilog HDL等內容。第3版修訂了各章相關內容，并增加或修訂了部分例題及習題。
戚金清，大連理工大學電信學院教師，從事電子電路設計、數字電路與數字系統等課程的教學以及科研工作，多次獲得教學、科研方面的獎項。
第1章 數字邏輯基礎11.1 模擬信號11.2 數字信號21.3 模擬電路與數字電路21.4 數制41.5 數制間的轉換61.5.1 任意進制轉換成十進制61.5.2 十進制轉換成任意進制61.5.3 二進制與八進制間的轉換71.5.4 二進制與十六進制間的轉換81.6 代碼81.6.1 二-十進制代碼81.6.2 格雷碼91.6.3 字符代碼91.7 二進制代碼的表示法101.8 帶符號二進制數的表示法101.8.1 二進制正數表示法101.8.2 二進制負數表示法101.8.3 帶符號二進制數的運算111.9 偏移碼12習題12第2章 邏輯門電路142.1 概述142.2 邏輯門電路介紹142.2.1 基本邏輯門電路142.2.2 復合邏輯門電路152.3 TTL集成門電路172.3.1 TTL集成電路概述172.3.2 TTL與非門182.3.3 TTL與非門的電氣特性202.3.4 其他類型TTL門電路222.3.5 TTL電路的改進系列272.4 MOS門電路282.4.1 NMOS門電路282.4.2 CMOS 電路302.4.3 CMOS電路特點322.4.4 集成電路使用注意事項32*2.5 TTL與CMOS電路的連接33*2.6 TTL、CMOS常用芯片介紹34習題35第3章 邏輯代數基礎413.1 邏輯代數運算法則413.1.1 基本邏輯運算413.1.2 邏輯代數的基本定律423.1.3 邏輯代數的基本規則423.1.4 邏輯代數常用公式433.2 邏輯函數的標準形式433.2.1 最小項和標準與或式433.2.2 最大項和標準或與式453.2.3 最大項與最小項的關系463.3 邏輯函數的公式化簡法473.4 邏輯函數的卡諾圖化簡法483.4.1 卡諾圖483.4.2 用卡諾圖表示邏輯函數493.4.3 用卡諾圖化簡邏輯函數493.4.4 具有隨意項的邏輯函數化簡513.4.5 引入變量卡諾圖52習題53第4章 組合邏輯電路594.1 組合邏輯電路分析594.2 組合邏輯電路設計604.3 編碼器634.3.1 普通編碼器634.3.2 優先編碼器644.4 譯碼器674.4.1 二進制譯碼器674.4.2 碼制變換譯碼器704.4.3 顯示譯碼器714.5 數據選擇器754.5.1 數據選擇器754.5.2 數據選擇器實現邏輯函數764.6 數值比較器784.6.1 一位數值比較器794.6.2 四位數值比較器7485794.6.3 數值比較器的位數擴展804.7 加法電路804.7.1 半加器814.7.2 全加器814.7.3 超前進位加法器7428382*4.8 組合邏輯電路的競爭冒險844.8.1 競爭冒險的分類與判別844.8.2 競爭冒險消除方法85習題86第5章 觸發器925.1 電平觸發的觸發器925.1.1 由與非門構成的基本RS觸發器925.1.2 時鐘觸發器965.2 脈沖觸發的觸發器1005.2.1 主從RS觸發器1005.2.2 主從JK觸發器1015.3 邊沿觸發的觸發器1055.3.1 TTL邊沿觸發器1055.3.2 CMOS邊沿觸發器1075.4 觸發器的分類和區別110*5.5 觸發器之間的轉換1125.6 觸發器的典型應用112習題114第6章 時序邏輯電路1196.1 時序邏輯電路的基本概念1196.1.1 時序邏輯電路的結構及特點1196.1.2 時序邏輯電路的分類1206.1.3 時序邏輯電路的表示方法1206.2 同步時序邏輯電路的一般分析方法1216.3 同步時序邏輯電路的設計1246.4 計數器1316.4.1 4位二進制同步集成計數器741611316.4.2 8421BCD碼同步加法計數器741601336.4.3 同步二進制加法計數器741631346.4.4 二-五-十進制異步加法計數器742901346.4.5 集成計數器的應用1356.5 寄存器1406.5.1 寄存器741751406.5.2 移位寄存器1416.5.3 集成移位寄存器741941436.5.4 移位寄存器構成的移位型計數器144*6.6 序列信號發生器1476.6.1 計數型序列信號發生器1476.6.2 移位型序列信號發生器147習題150第7章 脈沖波形的產生與變換1557.1 555定時器1557.2 施密特觸發器1567.2.1 555定時器構成的施密特觸發器1567.2.2 門電路構成的施密特觸發器1577.2.3 集成施密特觸發器1597.2.4 施密特觸發器的應用1597.3 單穩態觸發器1617.3.1 TTL與非門組成的微分型單穩態觸發器1617.3.2 555定時器構成的單穩態觸發器1637.3.3 集成單穩態觸發器1647.3.4 單穩態觸發器的應用1667.4 多諧振蕩器1697.4.1 555定時器構成的多諧振蕩器1697.4.2 TTL與非門構成的多諧振蕩器1717.4.3 石英晶體振蕩器1737.4.4 施密特觸發器構成的多諧振蕩器1737.4.5 多諧振蕩器的應用175習題176第8章 數字系統設計基礎1808.1 數字系統概述1808.1.1 數字系統結構1808.1.2 數字系統的定時1808.1.3 數字系統設計的一般過程1818.2 算法狀態機——ASM圖表1818.2.1 ASM圖表符號1818.2.2 ASM圖表的含義1838.2.3 ASM圖表的建立1848.3 數字系統設計185習題193第9章 數模與模數轉換1969.1 數模轉換電路1969.1.1 數模轉換關系1969.1.2 權電阻網絡DAC1979.1.3 R-2R 梯形電阻網絡DAC1989.1.4 R-2R倒梯形電阻網絡DAC1999.1.5 電流激勵DAC2009.1.6 集成數模轉換電路2009.1.7 數模轉換的主要技術指標2059.2 模數轉換電路2079.2.1 ADC的工作過程2079.2.2 并行比較ADC2099.2.3 并/串型ADC2119.2.4 逐次逼近型ADC2129.2.5 雙積分ADC2149.2.6 集成模數轉換電路2169.2.7 模數轉換的主要技術指標218習題219第10章 半導體存儲器及可編程邏輯器件22310.1 半導體存儲器概述22310.1.1 半導體存儲器的分類22310.1.2 存儲器的技術指標22410.2 隨機存儲器RAM22410.2.1 RAM的基本結構22510.2.2 RAM芯片簡介22810.2.3 RAM的容量擴展22910.3 只讀存儲器ROM23110.3.1 ROM的分類23110.3.2 ROM的結構與基本原理23210.3.3 ROM應用23310.4 可編程邏輯器件PLD23610.4.1 可編程邏輯器件概述23610.4.2 可編程邏輯器件的基本結構和電路表示方法23710.4.3 復雜可編程邏輯器件CPLD23910.4.4 現場可編程門陣列FPGA24310.4.5 CPLD/FPGA設計方法與編程技術247習題250第11章 硬件描述語言Verilog HDL25611.1 Verilog HDL的基本知識25611.1.1 什么是Verilog HDL25611.1.2 Verilog HDL的發展歷史25611.1.3 Verilog HDL程序的基本結構25711.2 Verilog HDL的基本元素25911.2.1 注釋符25911.2.2 標識符26011.2.3 關鍵字26011.2.4 間隔符26011.2.5 操作符26011.2.6 數據類型26411.3 Verilog HDL的基本語句26911.3.1 過程結構語句26911.3.2 語句塊27111.3.3 時序控制27211.3.4 賦值語句27311.3.5 分支語句27411.3.6 循環語句27511.4 Verilog HDL程序設計實例27711.4.1 基本邏輯門電路設計27711.4.2 組合邏輯電路設計28011.4.3 時序邏輯電路設計28611.4.4 數字系統設計實例29111.5 Verilog HDL的模擬仿真29411.5.1 Quartus II開發軟件29411.5.2 仿真實例296習題303參考文獻304
新書資訊