《CPLD/FPGA技術應用》采用教、學、練一體化教學模式，以提高實際工程應用能力為目的，將EDA技術基本知識、VHDL硬件描述語言、可編程邏輯器件、開發軟件應用等相關知識貫穿于多個實際案例中，使讀者通過本書的學習能初步了解和掌握EDA的基本內容及實用技術。全書分為6個學習項目。學習項目1通過譯碼器的設計，簡要介紹EDA技術的基本知識、原理圖輸入法及進行電路設計的基本流程；學習項目2通過頻率計的設計，介紹可編程邏輯器件（CPLD與FPGA）的芯片結構、工作原理以及層次化電路原理圖輸入方法；學習項目3通過數據選擇器的設計與應用，介紹VHDL硬件描述語言程序的基本結構與文本法電路設計軟件使用流程；學習項目4～6通過全加器、寄存器、計數器等電路模塊設計，分別介紹相關的VHDL語法及編程技巧等。 《CPLD/FPGA技術應用》配有免費的電子教學課件、練習題參考答案和精品課鏈接網址，詳見前言。
《CPLD/FPGA技術應用》為高職高專院校電子信息類、計算機類、自動化類、機電類等專業的教材，也可作為應用型本科、成人教育、自學考試、電視大學、中職學校、培訓班等相關課程的教材，同時也是電子工程技術人員的一本好參考書。
隨著電子技術的不斷發展與進步，電子系統的設計方法發生了很大的變化�；贓DA技術的設計方法正在成為電子系統設計的主流，EDA技術已成為電子行業許多職業崗位必需的一門重要技術。高職高專院校多個專業的學生必須要學習和掌握這門課程的基本知識與技能。
本書按照最新的職業教育教學改革要求，結合國家示范院校建設項目成果，本著“理論夠用、突出應用”的宗旨，在作者多年校企合作經驗的基礎上進行編寫。在編寫過程中，著重總結近年來不同院校、不同專業EDA技術課程的教學經驗，力求在內容、結構、理論教學與實踐教學等方面，充分體現高職教育的特點和內容先進性。與同類書相比，本書具有以下特點：
1．教、學、做相結合，將理論與實踐融于一體
EDA技術及其應用是一門應用性很強的課程，我們在多年的教學過程中，一直采用教、學、做相結合的教學模式，效果良好。這種經驗充分反映在本書內容章節的安排上，可以看出在整個課程中將理論與實驗融于一體。書中每個章節從最基本的應用實例出發，由實際問題入手引出相關知識和理論。此外，本書還在各個章節安排了針對性較強的實驗與實踐項目，保證理論與實踐教學同步進行。
2．理論以夠用為度，著眼于應用技能培養
考慮到高等職業教育的特點，本書在編寫時按照貼近目標，保證基礎，面向更新，聯系實際，突出應用，以“必需、夠用”為度的原則，突出重點，注重培養學生的操作技能和分析問題、解決問題的能力。書中對EDA技術的基本理論、EDA工具QuartusⅡ 的使用方法、VHDL知識、CPLD與FPGA開發技術等內容進行了必要的闡述，沒有安排一些煩瑣的器件工作原理分析等內容。同時，本書十分注重EDA技術在實際中的應用，列舉了大量應用實例，介紹利用CPLD/FPGA器件設計制作數字系統的步驟和方法，使學生能借助基本內容，舉一反三，靈活應用。
3．內容安排合理，注重VHDL語言的快速掌握
一般來說，EDA 技術的學習難點在于VHDL語言。對此，本書基于高職教育的特點，在內容安排上放棄流行的計算機語言的教學模式，而以電子線路設計為基點，從實例的介紹中引出VHDL語句語法內容，通過一些簡單、直觀、典型的實例，將VHDL中最核心、最基本的內容解釋清楚，使學生能在很短的時間內有效地把握VHDL的主干內容，而不必花大量的時間去“系統地”學習語法。
本書由王芳主編和統稿，王燕、代紅艷參與編寫。其中，王燕編寫學習項目1～2；王芳編寫學習項目3～6；代紅艷負責各項目邏輯功能分析部分。杭州康芯電子有限公司為本書內容的設計與編寫提出了很多寶貴的意見。
現代電子設計技術是發展的，相應的教學內容和教學方法也應不斷改進，其中一定有許多問題值得深入探討。我們真誠地歡迎讀者對書中的錯誤與有失偏頗之處給予批評指正。
學習項目1 譯碼器設計應用
教學導航1
1.1 EDA技術的特點與發展趨勢
1.1.1 EDA技術的發展歷史
1.1.2 EDA技術的特點
1.1.3 EDA技術的發展趨勢
1.2 譯碼器邏輯功能分析
1.2.1 譯碼器的邏輯功能
1.2.2 譯碼器的擴展及應用
1.3 譯碼器原理圖輸入設計
1.3.1 EDA開發軟件——QuartusⅡ
1.3.2 編輯文件
1.3.3 創建工程
1.3.4 編譯
1.3.5 仿真
1.3.6 引腳設置與下載
操作測試1 原理圖方式輸入電路的功能分析
習題1
學習項目2 頻率計設計應用
教學導航2
2.1 可編程邏輯器件基礎
2.1.1 可編程邏輯器件的特點及分類
2.1.2 PLD中陣列的表示方法
2.1.3 CPLD的結構和工作原理
2.1.4 FPGA的結構和工作原理
2.1.5 CLPD/FPGA產品系列
2.2 頻率計邏輯功能分析
2.2.1 測頻控制電路
2.2.2 有時鐘使能的2位十進制計數器
2.2.3 鎖存、譯碼顯示電路
2.3 頻率計原理圖輸入設計
2.3.1 2位十進制計數器
2.3.2 頻率計頂層電路設計
2.3.3 引腳設置與下載
操作測試2 用原理圖輸入法設計8位全加器
習題2
學習項目3 數據選擇器設計應用
教學導航3
3.1 VHDL語言的特點與結構
3.1.1 VHDL語言的特點
3.1.2 VHDL程序的基本結構
3.2 數據選擇器邏輯功能分析
3.2.1 數據選擇器的邏輯功能
3.2.2 數據選擇器的擴展及其應用
3.3 數據選擇器VHDL設計
3.3.1 2選1數據選擇器的VHDL描述
3.3.2 2選1數據選擇器的語言現象說明
3.4 數據選擇器文本輸入設計
3.4.1 編輯文件
3.4.2 創建工程
3.4.3 編譯
3.4.4 仿真
3.4.5 應用RTL電路觀察器
3.4.6 硬件測試
操作測試3 優先編碼器的VHDL設計
習題3
學習項目4 全加器設計應用
教學導航4
4.1 VHDL數據結構
4.1.1 VHDL語言的標識符和數據對象
4.1.2 數據類型、表達式
4.2 全加器邏輯功能分析
4.2.1 全加器的邏輯功能
4.2.2 全加器的擴展及應用
4.3 半加器的VHDL語言設計
4.3.1 半加器與或門描述
4.3.2 半加器與或門的語言現象說明
4.4 全加器VHDL語言設計
4.4.1 全加器描述
4.4.2 全加器的語言現象說明
操作測試4 全減器的VHDL設計
習題4
學習項目5 寄存器設計應用
教學導航5
5.1 寄存器邏輯功能分析
5.1.1 基本寄存器的邏輯功能
5.1.2 寄存器的擴展及應用
5.2 寄存器VHDL語言設計
5.2.1 D觸發器的VHDL描述
5.2.2 D觸發器的語言現象說明
5.2.3 實現時序電路的不同表述
5.2.4 異步時序電路設計
5.3 移位寄存器VHDL語言設計
5.3.1 移位寄存器的描述
5.3.2 移位寄存器的語言現象說明
操作測試5 JK觸發器的VHDL設計
習題5
學習項目6 計數器設計應用
教學導航6
6.1 計數器邏輯功能分析
6.1.1 各種類型計數器的邏輯功能
6.1.2 計數器的擴展及應用
6.2 4位二進制加法計數器設計
6.2.1 4位二進制加法計數器的語言現象說明
6.2.2 整數類型
6.2.3 計數器設計的其他表述方法
6.3 一般加法計數器設計
6.3.1 十進制加法計數器設計
6.3.2 六十進制加法計數器設計
6.3.3 可作計數器使用的移位寄存器設計
操作測試6 任意進制計數器的VHDL設計
習題6
附錄A GW48CK/PK2/PK3/PK4 系統萬能接插口與結構圖信號/芯片引腳對照表（161）
參考文獻
新書資訊