《數(shù)字電子技術(shù)基礎(chǔ)》圍繞數(shù)字電路的基礎(chǔ)知識(shí)、主要數(shù)字器件的功能及應(yīng)用、EDA技術(shù)的硬件描述語言和開發(fā)工具軟件三方面展開，主要內(nèi)容包括：數(shù)制和碼制，邏輯代數(shù)基礎(chǔ)，邏輯門電路，組合邏輯電路，觸發(fā)器，時(shí)序邏輯電路，半導(dǎo)體存儲(chǔ)器件和可編程器件，硬件描述語言VHDL和MAX+plus II、Quarus II仿真軟件平臺(tái)，脈沖整形與產(chǎn)生電路，數(shù)模和模數(shù)轉(zhuǎn)換，PSpice軟件的數(shù)字電路仿真，OrCAD 16.0的應(yīng)用等，附錄提供大量數(shù)字器件技術(shù)參數(shù)。《數(shù)字電子技術(shù)基礎(chǔ)》提供大量實(shí)例，配套電子課件和習(xí)題參考答案。
《數(shù)字電子技術(shù)基礎(chǔ)》可作為高等學(xué)校電子信息、電氣工程、計(jì)算機(jī)、儀器儀表等專業(yè)的教材，也可供相關(guān)工程技術(shù)人員學(xué)習(xí)、參考。
數(shù)字電子技術(shù)是電子信息類、電氣工程類以及計(jì)算機(jī)類等專業(yè)的重要專業(yè)基礎(chǔ)課。數(shù)字電路教學(xué)相對(duì)于其他理論課程教學(xué)更具有直觀性、綜合性和創(chuàng)造性，非常適合培養(yǎng)學(xué)生的創(chuàng)新能力和工程設(shè)計(jì)能力。
本書首先介紹數(shù)字電路的基本知識(shí)、基本分析方法和設(shè)計(jì)方法；然后介紹數(shù)字系統(tǒng)的基礎(chǔ)知識(shí)，以及分析和設(shè)計(jì)數(shù)字系統(tǒng)的基本理論和方法；最后介紹硬件描述語言VHDL，使用可編程邏輯器件設(shè)計(jì)電路的開發(fā)工具軟件，以及幾種常用EDA軟件的基本使用方法。
由于數(shù)字電路的集成度仍然按照摩爾定律的預(yù)言，以每1～2年翻一番的速度增長，因而要求不斷增強(qiáng)在應(yīng)用EDA（Electronic Design Automation）工具的基本技能方面的學(xué)習(xí)。本書為了便于學(xué)生更快地掌握EDA技術(shù)，采用國際流行的圖形符號(hào)，基本邏輯運(yùn)算的符號(hào)符合IEEE/ANSI（電氣與電子工程師協(xié)會(huì)、美國國家標(biāo)準(zhǔn)化組織）和IEC（國際電工協(xié)會(huì)）的標(biāo)準(zhǔn)，并與常用的EDA工具軟件所用圖形符號(hào)相一致。中、大規(guī)模集成電路的圖形符號(hào)使用示意性框圖的畫法，盡量使用EDA軟件和國內(nèi)外教材普遍使用的習(xí)慣畫法。
EDA工具軟件在國內(nèi)高等學(xué)校數(shù)字電路教學(xué)中應(yīng)用較多的有PSpice和MAX+plus II。PSpice適合于中、小規(guī)模集成電路的設(shè)計(jì)與仿真，較多地用于課堂教學(xué)與實(shí)驗(yàn)教學(xué)。MAX+plus II和Quartus II都是Altera公司的可編程邏輯器件開發(fā)工具。MAX+plus II界面友好，操作方便，很多優(yōu)秀的工程研發(fā)人員都是在大學(xué)期間就學(xué)會(huì)應(yīng)用其設(shè)計(jì)數(shù)字系統(tǒng)電路的。
隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字電子技術(shù)的知識(shí)和應(yīng)用技能越來越復(fù)雜。本科教學(xué)的課時(shí)有限，學(xué)生很難在短時(shí)間內(nèi)掌握數(shù)字電子技術(shù)的大量基礎(chǔ)知識(shí)，并學(xué)會(huì)應(yīng)用基礎(chǔ)理論知識(shí)完成數(shù)字電路和可編程邏輯器件的設(shè)計(jì)。數(shù)字電子技術(shù)是一門工程性很強(qiáng)的課程，要求培養(yǎng)學(xué)生具有相應(yīng)的設(shè)計(jì)能力。為此本書的編寫側(cè)重以下幾個(gè)方向。
（1）本書語言簡練，由淺入深，結(jié)構(gòu)緊湊，重點(diǎn)突出，可以在60學(xué)時(shí)內(nèi)掌握數(shù)字電子技術(shù)必要的基礎(chǔ)知識(shí)和應(yīng)用技術(shù)。基礎(chǔ)理論部分精心講解，偏重于CMOS構(gòu)成的基本電路和邊沿JK觸發(fā)器、D觸發(fā)器等常用器件的應(yīng)用。對(duì)于中規(guī)模集成器件，主要講解邏輯功能和設(shè)計(jì)應(yīng)用，減少了集成芯片內(nèi)部電路的介紹。對(duì)于大規(guī)模集成電路，F(xiàn)PGA、CPLD等現(xiàn)場可編程邏輯器件是數(shù)字系統(tǒng)設(shè)計(jì)應(yīng)用的方向，在有限篇幅內(nèi)盡可能地進(jìn)行系統(tǒng)的介紹。
（2）增加了EDA技術(shù)的基礎(chǔ)知識(shí)內(nèi)容。例如，PSpice軟件對(duì)中規(guī)模集成芯片的設(shè)計(jì)仿真，OrCAD 16.0的應(yīng)用；使用硬件描述語言VHDL設(shè)計(jì)數(shù)字系統(tǒng)，以及MAX+plus II和Quartus II開發(fā)工具軟件的應(yīng)用。本書提供大量設(shè)計(jì)仿真實(shí)例，以利于教學(xué)和自學(xué)。
（3）本書基礎(chǔ)知識(shí)的講解詳細(xì)，知識(shí)點(diǎn)與例題結(jié)合緊密。濃縮作者數(shù)十年的教學(xué)經(jīng)驗(yàn)，對(duì)于學(xué)習(xí)中的難點(diǎn)和容易混淆的基本概念，都用簡潔的語言給出明確的講述。習(xí)題選擇比較全面，包括主要電路的設(shè)計(jì)習(xí)題。
吉林大學(xué)通信工程學(xué)院高燕梅負(fù)責(zé)全書的修改和統(tǒng)稿，并編寫了第4、6、7、8和11章；吉林大學(xué)應(yīng)用技術(shù)學(xué)院沙曉菁編寫了第1、2、3和10章，長春工業(yè)大學(xué)梁超編寫了第5、9章，并協(xié)助編寫和修改了第11章。
長春工業(yè)大學(xué)史東承教授和吉林大學(xué)楊永健教授認(rèn)真審閱了書稿，并提出了寶貴意見，在此表示衷心的感謝。在本書的編寫中我們參考了許多專家的著作和論文，我們深表謝意。
由于數(shù)字電子技術(shù)發(fā)展迅速，且作者水平有限，書中難免出現(xiàn)錯(cuò)誤和疏漏之處，懇請(qǐng)廣大讀者提出寶貴意見，以便進(jìn)一步地修改和完善。
第1章 數(shù)制與碼制
1.1 數(shù)字信號(hào)與數(shù)字電路
1.2 數(shù)制及其轉(zhuǎn)換
1.2.1 數(shù)制
1.2.2 數(shù)制間的轉(zhuǎn)換
1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算
1.3.1 二進(jìn)制數(shù)的四則運(yùn)算
1.3.2 帶符號(hào)二進(jìn)制數(shù)的運(yùn)算
1.4 碼制
1.4.1 常用的編碼
1.4.2 字符碼
本章小結(jié)
思考題
習(xí)題1
第2章 邏輯函數(shù)及其化簡
2.1 邏輯代數(shù)的運(yùn)算
2.1.1 邏輯代數(shù)的基本運(yùn)算
2.1.2 邏輯代數(shù)的復(fù)合運(yùn)算
2.2 邏輯代數(shù)的基本定律及規(guī)則
2.2.1 邏輯代數(shù)運(yùn)算的基本定律
2.2.2 邏輯代數(shù)運(yùn)算的基本規(guī)則
2.3 邏輯函數(shù)的化簡
2.3.1 邏輯函數(shù)的表示方法
2.3.2 邏輯函數(shù)的公式化簡法
2.3.3 邏輯函數(shù)的卡諾圖化簡法
本章小結(jié)
思考題
習(xí)題2
第3章 邏輯門電路
3.1 二極管門電路
3.1.1 二極管的開關(guān)特性
3.1.2 二極管門電路
3.2 CMOS集成邏輯門電路
3.2.1 MOS管的開關(guān)特性
3.2.2 CMOS反相器
3.2.3 CMOS集成邏輯門電路
3.2.4 CMOS集成邏輯門的使用
3.3 TTL門電路
3.3.1 三極管的開關(guān)特性
3.3.2 TTL與非門電路
3.3.3 其他類型的TTL門
3.3.4 改進(jìn)型的TTL門電路
3.4 BiCMOS電路
*3.5 其他類型的雙極型集成電路
3.5.1 發(fā)射極耦合邏輯門（ECL）
3.5.2 集成注入邏輯電路（I2L）
3.6 TTL與CMOS的接口
本章小結(jié)
思考題
習(xí)題3
第4章 組合邏輯電路
4.1 組合邏輯電路的分析方法
4.2 常用的組合邏輯電路
4.2.1 編碼器
4.2.2 譯碼器
4.2.3 數(shù)據(jù)選擇器
4.2.4 數(shù)值比較器
4.2.5 加法器
4.2.6 奇偶校驗(yàn)器
4.3 組合電路的設(shè)計(jì)方法
4.3.1 基于門電路的組合邏輯電路設(shè)計(jì)
4.3.2 基于中規(guī)模集成器件的組合邏輯電路設(shè)計(jì)
4.4 組合邏輯電路的冒險(xiǎn)現(xiàn)象
4.4.1 產(chǎn)生競爭冒險(xiǎn)的原因
4.4.2 消除競爭冒險(xiǎn)的方法
本章小結(jié)
思考題
習(xí)題4
第5章 觸發(fā)器
5.1 概述
5.2 基本RS觸發(fā)器
5.2.1 基本RS觸發(fā)器電路結(jié)構(gòu)與工作原理
5.2.2 基本RS觸發(fā)器邏輯功能特性
5.3 同步觸發(fā)器
5.3.1 同步RS觸發(fā)器
5.3.2 同步D觸發(fā)器
5.3.3 同步JK觸發(fā)器
5.3.4 同步T觸發(fā)器
5.4 主從觸發(fā)器
5.4.1 主從RS觸發(fā)器
5.4.2 主從JK觸發(fā)器
5.5 邊沿觸發(fā)器
5.5.1 維持-阻塞D觸發(fā)器
5.5.2 邊沿JK觸發(fā)器
5.5.3 邊沿觸發(fā)器的動(dòng)態(tài)特性
5.5.4 觸發(fā)器功能的類型轉(zhuǎn)換
本章小結(jié)
思考題
習(xí)題5
第6章 時(shí)序邏輯電路
6.1 時(shí)序邏輯電路概述
6.2 時(shí)序邏輯電路的分析
6.2.1 同步時(shí)序邏輯電路的分析方法
6.2.2 寄存器和移位寄存器
6.2.3 同步計(jì)數(shù)器
6.2.4 異步計(jì)數(shù)器
6.3 中規(guī)模集成時(shí)序邏輯電路的應(yīng)用
6.3.1 任意進(jìn)制計(jì)數(shù)器構(gòu)成方法
6.3.2 集成移位寄存器的應(yīng)用
6.4 時(shí)序邏輯電路的設(shè)計(jì)
6.4.1 同步時(shí)序邏輯電路的設(shè)計(jì)
6.4.2 異步時(shí)序邏輯電路的設(shè)計(jì)
6.4.3 時(shí)序邏輯電路的自啟動(dòng)設(shè)計(jì)
6.5 順序脈沖發(fā)生器和序列信號(hào)發(fā)生器
6.5.1 順序脈沖發(fā)生器
6.5.2 序列信號(hào)發(fā)生器
本章小結(jié)
思考題
習(xí)題6
第7章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件
7.1 隨機(jī)存儲(chǔ)器（RAM）
7.1.1 RAM的結(jié)構(gòu)
7.1.2 存儲(chǔ)單元
7.2 只讀存儲(chǔ)器（ROM）
7.2.1 固定ROM
7.2.2 可編程ROM（PROM）
7.2.3 可擦除的可編程ROM
7.3 存儲(chǔ)器的擴(kuò)展及應(yīng)用
7.3.1 存儲(chǔ)器容量的擴(kuò)展
7.3.2 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)
7.4 可編程邏輯器件（PLD）
7.4.1 PLD的基本結(jié)構(gòu)和表示方法
7.4.2 可編程陣列邏輯（PAL）
7.4.3 通用陣列邏輯GAL
7.5 復(fù)雜的可編程邏輯器件（CPLD）
7.5.1 CPLD的基本結(jié)構(gòu)
7.5.2 MAX7000系列的結(jié)構(gòu)與功能
7.6 現(xiàn)場可編程門陣列（FPGA）
7.6.1 FLEX10K系列的基本結(jié)構(gòu)
7.6.2 FPGA和CPLD的性能比較
7.6.3 基于FPGA/CPLD的數(shù)字系統(tǒng)設(shè)計(jì)
本章小結(jié)
思考題
習(xí)題7
第8章 硬件描述語言VHDL
8.1 VHDL的基本結(jié)構(gòu)
8.1.1 庫和程序包
8.1.2 實(shí)體和結(jié)構(gòu)體
8.1.3 配置
8.2 VHDL語言要素
8.2.1 VHDL的標(biāo)識(shí)符
8.2.2 VHDL的數(shù)據(jù)對(duì)象
8.2.3 VHDL的數(shù)據(jù)類型
8.2.4 VHDL的運(yùn)算操作符
8.3 VHDL基本語句
8.3.1 順序語句
8.3.2 并行語句
8.4 數(shù)字邏輯電路的VHDL實(shí)例
8.4.1 組合邏輯電路的VHDL描述
8.4.2 時(shí)序邏輯電路的VHDL描述
本章小結(jié)
思考題
習(xí)題8
第9章 脈沖單元電路
9.1 施密特觸發(fā)器
9.1.1 門電路構(gòu)成的施密特觸發(fā)器
9.1.2 集成施密特觸發(fā)器
9.1.3 施密特觸發(fā)器的應(yīng)用
9.2 單穩(wěn)態(tài)觸發(fā)器
9.2.1 門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
9.2.2 集成單穩(wěn)態(tài)觸發(fā)器
9.3 多諧振蕩器
9.3.1 門電路構(gòu)成的多諧振蕩器
9.3.2 用施密特觸發(fā)器構(gòu)成的多諧振蕩器
9.3.3 石英晶體多諧振蕩器
9.4 555定時(shí)器及其應(yīng)用
9.4.1 555定時(shí)器的電路結(jié)構(gòu)及其功能
9.4.2 555定時(shí)器構(gòu)成的施密特觸發(fā)器
9.4.3 555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
9.4.4 555定時(shí)器構(gòu)成的多諧振蕩器
本章小結(jié)
思考題
習(xí)題9
第10章 數(shù)模與模數(shù)轉(zhuǎn)換
10.1 D/A轉(zhuǎn)換器
10.1.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
10.1.2 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
10.1.3 權(quán)電流型D/A轉(zhuǎn)換器
10.1.4 D/A轉(zhuǎn)換器的輸出方式
10.1.5 D/A轉(zhuǎn)換器的主要參數(shù)
10.1.6 集成D/A轉(zhuǎn)換器的應(yīng)用
10.2 A/D轉(zhuǎn)換器
10.2.1 A/D轉(zhuǎn)換的原理
10.2.2 并聯(lián)比較型A/D轉(zhuǎn)換器
10.2.3 逐次逼近型A/D轉(zhuǎn)換器
10.2.4 雙積分型A/D轉(zhuǎn)換器
10.2.5 A/D轉(zhuǎn)換器的主要參數(shù)
10.2.6 集成A/D轉(zhuǎn)換器及其應(yīng)用
本章小結(jié)
思考題
習(xí)題10
第11章 數(shù)字系統(tǒng)的設(shè)計(jì)與仿真
11.1 MAX + plus II的設(shè)計(jì)應(yīng)用
11.1.1 MAX+plus II電路輸入方法
11.1.2 MAX+plus II電路設(shè)計(jì)中的應(yīng)用
11.2 Quartus II的設(shè)計(jì)應(yīng)用
11.2.1 Quartus II原理圖輸入方法
11.2.2 數(shù)字系統(tǒng)的設(shè)計(jì)與仿真實(shí)例
11.3 PSpice軟件的數(shù)字電路仿真
11.3.1 PSpice軟件入門
11.3.2 PSpice仿真數(shù)字電路的主要問題
11.3.3 PSpice軟件的數(shù)字電路仿真實(shí)例
11.3.4 Cadence OrCAD版的PSpice簡介
本章小結(jié)
思考題
習(xí)題11
附錄A 數(shù)字電路器件的常用參數(shù)及說明
A.1 數(shù)字器件的模型參數(shù)
A.2 數(shù)字器件的名稱、型號(hào)和引腳序號(hào)
部分習(xí)題答案
參考文獻(xiàn)
新書資訊