本書按照職業(yè)教育新的教學(xué)改革要求，根據(jù)微電子行業(yè)崗位技能的實際需要，以“集成電路版圖設(shè)計”這一工作任務(wù)為主線，結(jié)合作者多年的企業(yè)與教學(xué)經(jīng)驗，以及本課程項目化內(nèi)容改革成果進行編寫。本書主要內(nèi)容包括集成電路設(shè)計基礎(chǔ)、集成電路版圖設(shè)計原理及版圖識別、Unix/Linux操作系統(tǒng)及常用命令、Cadence集成電路設(shè)計軟件基本操作、常用元器件的版圖、CMOS反相器版圖設(shè)計、CMOS單元邏輯門版圖設(shè)計、CMOS組合邏輯電路版圖設(shè)計、CMOS D觸發(fā)器版圖設(shè)計。通過項目任務(wù)詳細(xì)介紹了集成電路版圖設(shè)計的方法、流程、要點和技巧等，以及多種集成電路設(shè)計驗證工具的使用操作。
本書提供免費的電子教學(xué)課件、習(xí)題參考答案及精品課網(wǎng)站，詳見前言。
項目1 集成電路設(shè)計基礎(chǔ)
1.1 集成電路制造流程
1.2 集成電路設(shè)計的地位和作用
1.3 學(xué)習(xí)集成電路設(shè)計要求掌握的課程知識
1.4 集成電路設(shè)計的分類
項目2 集成電路版圖設(shè)計原理及版圖識別
2.1 集成電路設(shè)計的一般流程
2.2 集成電路設(shè)計的特點
2.3 集成電路版圖的識別
2.4 集成電路版圖分析軟件
項目3 Unix/Linux操作系統(tǒng)及常用命令
3.1 工作站與個人電腦
3.2 Unix與Linux系統(tǒng)
3.3 虛擬機系統(tǒng)與Linux命令
3.4 Linux常用命令 項目1 集成電路設(shè)計基礎(chǔ)
1.1 集成電路制造流程
1.2 集成電路設(shè)計的地位和作用
1.3 學(xué)習(xí)集成電路設(shè)計要求掌握的課程知識
1.4 集成電路設(shè)計的分類
項目2 集成電路版圖設(shè)計原理及版圖識別
2.1 集成電路設(shè)計的一般流程
2.2 集成電路設(shè)計的特點
2.3 集成電路版圖的識別
2.4 集成電路版圖分析軟件
項目3 Unix/Linux操作系統(tǒng)及常用命令
3.1 工作站與個人電腦
3.2 Unix與Linux系統(tǒng)
3.3 虛擬機系統(tǒng)與Linux命令
3.4 Linux常用命令
操作練習(xí)與思考1
項目4 Cadence集成電路設(shè)計軟件基本操作
4.1 Cadence軟件的特點
4.2 Cadence登錄及使用
4.2.1 啟動Cadence
4.2.2 一些必需的啟動設(shè)置
4.3 庫文件的建立
4.3.1 庫和庫文件
4.3.2 建立庫
4.4 報警處理及Library管理
操作練習(xí)與思考2
項目5 常用元器件的版圖
5.1 電阻版圖
5.1.1 集成電路中電阻的計算與繪制
5.1.2 版圖中電阻的分類
5.2 電容版圖
5.2.1 集成電路中電容的測算
5.2.2 MOS集成電路中常用的電容
5.3 二極管、三極管版圖
5.3.1 二極管版圖
5.3.2 三極管版圖
5.4 MOS場效應(yīng)管版圖
5.4.1 MOS場效應(yīng)管結(jié)構(gòu)
5.4.2 MOS場效應(yīng)管版圖
操作練習(xí)與思考3
項目6 CMOS反相器版圖設(shè)計
6.1 CMOS反相器schematic電路設(shè)計
6.1.1 CMOS反相器工作原理
6.1.2 建立Cellview視圖文件
6.1.3 連線及完成電路圖繪制
操作練習(xí)與思考4
6.2 CMOS反相器電路仿真
6.2.1 仿真信號設(shè)置
6.2.2 仿真環(huán)境參數(shù)設(shè)置
6.2.3 運行電路仿真
操作練習(xí)與思考5
6.3 CMOS反相器版圖繪制
6.3.1 版圖的設(shè)計規(guī)則
6.3.2 建立版圖文件
6.3.3 繪制版圖
6.3.4 實物版圖
操作練習(xí)與思考6
6.4 Cadence版圖提取及物理驗證
6.4.1 版圖物理驗證的概念和項目
6.4.2 版圖設(shè)計規(guī)則驗證DRC（Design Rule Check）
6.4.3 版圖提取EXT（extraction）
6.4.4 電路版圖對比LVS（Layout Versus Schematic）
操作練習(xí)與思考7
項目7 CMOS單元邏輯門版圖設(shè)計
7.1 CMOS與非門schematic電路設(shè)計
7.1.1 使用Library Manager對庫管理
7.1.2 CMOS與非門電路原理及電路圖繪制
7.2 CMOS與非門電路仿真
操作練習(xí)與思考8
7.3 電路圖層級化symbol視圖建立與Descent View
7.3.1 電路的電學(xué)符號及電路設(shè)計的層次化
7.3.2 CMOS電路的symbol視圖建立及Decent View
7.3.3 低級電路層次視圖Descend View的觀察
7.3.4 門級以上電路的Cadence驗證
操作練習(xí)與思考9
7.4 CMOS與非門版圖繪制
7.4.1 設(shè)計單元庫的建立
7.4.2 元器件的擺放和布局布線
7.4.3 實物CMOS與非門版圖
7.5 與非門版圖物理驗證
7.5.1 與非門版圖DRC驗證
7.5.2 與非門版圖的提取與LVS
7.5.3 版圖中標(biāo)簽（Label）與Pin端口的添加
7.5.4 利用LVS驗證工具分析版圖網(wǎng)表
操作練習(xí)與思考10
項目8 CMOS組合邏輯電路版圖設(shè)計
8.1 CMOS組合邏輯電路設(shè)計
8.1.1 四端MOS器件和三端MOS器件
8.1.2 組合邏輯電路設(shè)計
8.1.3 化簡電路
8.2 CMOS組合邏輯電路仿真
操作練習(xí)與思考11
8.3 CMOS組合邏輯電路版圖繪制及LSW設(shè)置
8.3.1 MOS器件的襯底電位版圖實現(xiàn)
8.3.2 LSW圖層的添加和修改
8.4 組合邏輯電路版圖繪制及驗證
8.4.1 電路的布局、布線方法
8.4.2 根據(jù)電路繪制組合邏輯電路版圖
8.4.3 組合邏輯電路實物版圖
8.4.4 版圖DIVA驗證
8.4.5 版圖Dracula DRC驗證
8.4.6 版圖Dracula LVS驗證
操作練習(xí)與思考12
項目9 CMOS D觸發(fā)器版圖設(shè)計
9.1 CMOS D觸發(fā)器電路設(shè)計
9.1.1 與非門構(gòu)建CMOS D觸發(fā)器的電路原理
9.1.2 與非門CMOS D觸發(fā)器schematic圖設(shè)計
9.1.3 傳輸門與反相器構(gòu)建的主從邊沿觸發(fā)器
9.2 CMOS D觸發(fā)器電路仿真
9.2.1 仿真信號設(shè)置
9.2.2 電路仿真結(jié)果
9.3 標(biāo)準(zhǔn)單元CMOS D觸發(fā)器版圖繪制
9.3.1 標(biāo)準(zhǔn)單元與APR
9.3.2 金屬走線規(guī)則與pitch設(shè)定
9.3.3 標(biāo)準(zhǔn)單元繪制方法
9.4 基于Calibre工具完成觸發(fā)器版圖驗證
9.4.1 Calibre工具介紹
9.4.2 Calibre驗證觸發(fā)器標(biāo)準(zhǔn)單元DRC
9.4.3 Calibre驗證觸發(fā)器標(biāo)準(zhǔn)單元LVS
9.4.4 其他驗證工具的物理驗證結(jié)果
操作練習(xí)與思考13
微電子行業(yè)是當(dāng)今社會高速發(fā)展的高新科技產(chǎn)業(yè)，產(chǎn)品應(yīng)用范圍廣泛，從人們?nèi)粘Ｉ钏玫母咔咫娨暋⒂嬎銠C、手機等電器到物聯(lián)網(wǎng)、云計算、軍工國防，各行各業(yè)集成電路芯片都在其中起著非常關(guān)鍵的作用。如果沒有微電子技術(shù)的發(fā)展，高新科技產(chǎn)業(yè)群的發(fā)展就無從談起。目前我國的信息產(chǎn)業(yè)正處于飛速發(fā)展時期，集成電路設(shè)計產(chǎn)業(yè)是國家“十二五”規(guī)劃重點發(fā)展的戰(zhàn)略型新興產(chǎn)業(yè)，規(guī)劃中明確確定了信息產(chǎn)業(yè)的三大任務(wù)之一就是自主創(chuàng)新，突破關(guān)鍵技術(shù)。要實現(xiàn)自主創(chuàng)新的關(guān)鍵之一就是培養(yǎng)具有國際競爭力的專業(yè)人才，為此國家頒布了一系列針對集成電路產(chǎn)業(yè)和人才培養(yǎng)的扶持政策，加快集成電路產(chǎn)業(yè)人才培養(yǎng)已經(jīng)成為高等教育改革和發(fā)展的一項緊迫任務(wù)。
我國目前集成電路設(shè)計行業(yè)中市場對專業(yè)設(shè)計人員的需求和技術(shù)人才相對短缺的矛盾已日益突出。尤其是在集成電路版圖設(shè)計方面，由于版圖設(shè)計位于集成電路設(shè)計后端，其定位為輔助設(shè)計，相對而言技術(shù)要求較低，本科院校中專門開設(shè)版圖設(shè)計課程的較少。而集成電路設(shè)計不僅需要高層次設(shè)計人才，也需要輔助設(shè)計人才，隨著集成電路芯片的功能越來越強，規(guī)模越來越大，往往一塊芯片的版圖需要大量的人力投入才能完成，因此市場對版圖設(shè)計人員的需求量越來越大。
近年來，編者按照職業(yè)教育新的教學(xué)改革要求，本著培養(yǎng)高素質(zhì)、技能型人才的高職教育教學(xué)理念，開展項目化課程內(nèi)容改革，以實用、夠用為原則，精選課程教學(xué)內(nèi)容，注重實踐環(huán)節(jié)，并考慮市場人才需求和版圖設(shè)計定位，以“集成電路版圖設(shè)計”這一工作任務(wù)為主線，在作者多年的企業(yè)與教學(xué)經(jīng)驗和課程改革成果基礎(chǔ)上編寫了本書。本書主要內(nèi)容包括集成電路設(shè)計基礎(chǔ)、集成電路版圖設(shè)計原理及版圖識別、Unix/Linux操作系統(tǒng)及常用命令、Cadence集成電路設(shè)計軟件基本操作、常用元器件的版圖、CMOS反相器版圖設(shè)計、CMOS單元邏輯門版圖設(shè)計、CMOS組合邏輯電路版圖設(shè)計、CMOS D觸發(fā)器版圖設(shè)計。
本書內(nèi)容由淺入深、由簡到難地介紹集成電路版圖設(shè)計的基礎(chǔ)知識、設(shè)計方法、設(shè)計流程、設(shè)計軟件應(yīng)用、設(shè)計實例和設(shè)計技巧等。課程使用的設(shè)計軟件采用目前業(yè)界應(yīng)用最為廣泛的Cadence Virtuoso系列、Dracula、Calibre物理驗證工具等，通過這些工具的學(xué)習(xí)和使用能夠使學(xué)生在學(xué)完本課程后直接與行業(yè)企業(yè)對接，工作后能夠直接上手。
本書由江蘇信息職業(yè)技術(shù)學(xué)院劉錫鋒主編并進行全書統(tǒng)稿。在本書的編寫過程中，參考了同行專家的許多資料，并得到江蘇信息職業(yè)技術(shù)學(xué)院陸建思、黃瑋老師的大力幫助，在此表示最誠摯的感謝。
由于編者水平和時間有限，書中難免有不足之處，敬請讀者批評指正。
為方便教學(xué)，本書配有免費的電子教學(xué)課件、習(xí)題參考答案，請有需要的教師登錄華信教育資源網(wǎng)（http://www.hxedu.com.cn）免費注冊后進行下載，如有問題請在網(wǎng)站留言或與電子工業(yè)出版社聯(lián)系（E-mail:hxedu@phei.com.cn）。讀者也可通過該精品課網(wǎng)站（http://jpkc.jsit.edu.cn/ec2006/C61/index.asp）瀏覽和參考更多的教學(xué)資源。
新書資訊